

先端エレクトロニクスDAQセミナー2020

総研大講義 「計測と制御」

『トランジスタの基礎』

2020.7.28

佐賀大学 房安貴弘

Contents


1. トランジスタの仕組み
 - 1-1 半導体のpn接合
 - 1-2 MOSFETの構造と動作原理
2. MOSFETによる増幅回路
 - 2-1 一段の増幅回路
 - 2-2 差動増幅回路
3. オペアンプ回路

Contents

1. トランジスタの仕組み
 - 1-1 半導体のpn接合
 - 1-2 MOSFETの構造と動作原理
2. MOSFETによる増幅回路
 - 2-1 一段の増幅回路
 - 2-2 差動増幅回路
3. オペアンプ回路


半導体のpn接合

p型半導体には
自由に動ける正電荷
(ホール) h^+ がいっぱい




(a) p型領域

n型半導体には
自由に動ける負電荷
(電子) e^- がいっぱい




(b) n型領域



半導体のpn接合


p型半導体には
自由に動ける正電荷
(ホール) h^+ がいっぱい




n型半導体には
自由に動ける負電荷
(電子) e^- がいっぱい

半導体のpn接合

ホール h^+ はエネルギーの土手を超えてn型へは入っていけない



電子 e^- はエネルギーの土手を超えてp型へは入っていけない




電子 e^- のエネルギー


ホール h^+ のエネルギー

平衡状態ではフェルミ準位は一定


pn接合への順方向電圧



pn接合への逆方向電圧




pn接合ダイオードのV-I特性



$$I_K = I_S \left\{ \exp \left(\frac{V_{AK}}{V_d} \right) - 1 \right\}$$

($V_d = 26 \text{ mV @ } 300\text{K}$)

ツェナー電圧
(定電圧電源に用いられる)




※ 正しくはツェナー降伏による場合とアバランシ降伏による場合があるが、どちらも「ツェナー電圧」と混用されている。

Contents

1. トランジスタの仕組み
 - 1-1 半導体のpn接合
 - 1-2 MOSFETの構造と動作原理
2. MOSFETによる増幅回路
 - 2-1 一段の増幅回路
 - 2-2 差動増幅回路
3. オペアンプ回路


2種類のトランジスタ

bipolar transistor
(NPN型の場合)



「電流→電流」の増幅器
 $i_C = h_{FE} \times i_B$

MOSFET
(nチャンネルの場合)



「電圧→電流」の増幅器
 $i_D = g_m \times V_{GS}$

※トランジスタの2つの役割：①スイッチ ②増幅器


基本増幅回路の分類

<p>電流→電流 (Bipolar Tr.)</p>	<p>電圧→電流 (MOS FET)</p>
<p>電流→電圧 (ダイオード接続ほか) Bipolar & MOSFET どちらも可能</p>	<p>電圧→電圧 (複数素子の複合回路) Bipolar & MOSFET どちらも可能</p>


1個のMOSFET素子で出来るのは「電圧→電流」と「電流→電圧」だけ。
それらを組み合わせて種々の回路を構成していく。

MOSFETの構造

n-channel MOSFET




(上から)




(断面)

- ❖ このように電流をゲートする仕組み
→ 電界効果トランジスタ
(Field Effect Transistor: FET)
- ❖ ゲートを金属(Metal),
絶縁体を酸化物(Oxide),
チャンネルを半導体(Semiconductor)
で構成する場合
→ MOSFET
(Metal-Oxide-Semiconductor FET)

p-channel MOSFET



(上から)



(断面)

- ❖ Negative Charge である電子(e^-)が電流の担い手となる場合、n-channel という。
- ❖ Positive Charge であるホール(h^+)が電流の担い手となる場合、p-channel という。
- ❖ 250nm プロセスとか、90nm プロセスと言ったりするのは、そのプロセスにおけるゲート長 L の可能な最小値を指している。

nチャンネルMOSFETの動作原理





Figure 2.6 (a) A MOSFET driven by a gate voltage, (b) formation of depletion region, (c) onset of inversion, (d) formation of inversion layer.

※参考文献(2)より


CMOSとは

- 以下では NMOS (n-channel MOS) を主に扱うが、PMOS (p-channel MOS) の性質も同様である。ただし PMOS はホール
の移動度が電子よりも2~3倍遅い: $\mu_p < \mu_n$
- NMOS または PMOS のどちらか一方だけでは、回路に必要な
機能を持たせることができない。通常は両方を組合せて相補的
(complementary) に用いるので、LSI は同一チップに NMOS
と PMOS の両方を搭載できるよう、well という構造を持たせて
いる。
- このように NMOS と PMOS を相補的に用いた MOSFET を、
CMOS (complementary MOSFET) という。
- ちなみに、ソースとドレインに構造的な違いはない。単にキャリ
ア供給側をソースと呼ぶだけ。





PMOSの記号


※電位の高いほうを上
に書くのがマナー。PMOSの
キャリアはホールなので、
正電源側がソース。




MOSFETの動作模型




- ❖ 水門は実際にはすぐには開かない (弱反転領域)。
- ❖ ゲート電圧が V_T (通常約 0.7 V)以上に達した時から、開き始める (強反転領域)。
- ❖ ソース(源の意味)はnチャンネルの場合、電子源。
- ❖ 水門を開けるだけでなく、水路を傾ける必要。すなわち V_{DS} 。




n-channel MOSFET (NMOS)




DとSに構造の違いはないので、こちらの記号を好む人も多い



p-channel MOSFET (PMOS)



nチャンネルMOSFETのエネルギー図




$V_{GS} < V_T$ だと土手が高くて超えられない
(先のFigure 2.6(a)(b))
→ 「弱反転領域」と呼ぶ


「もや」が漏れ出すことはできるので、
ボルツマン統計に基づくところの、
指数関数的な微弱電流が流れる。

$$I_D \propto \beta \exp[\gamma(V_{GS} - V_T)] \cdot \left[1 - \exp\left(-\frac{eV_{DS}}{k_B T}\right) \right]$$



$$\approx \beta \exp[\gamma(V_{GS} - V_T)]$$



$V_{GS} > V_T$ だと土手が十分下がって超えられる。
 V_{GS} が大きいほどより土手が低くなって、
電流が多く流れる(先のFigure 2.6(d))
→ 「強反転領域」と呼ぶ



強反転領域における I_D - V_{GS} 特性




$$I_D \approx \frac{\beta}{2} (V_{GS} - V_T)^2 \quad \text{ただし、} \beta \equiv \frac{W}{L} \mu C_{ox}$$

L : 長いほど高抵抗 \rightarrow 電流が流れにくい


W : 幅が広いほど低抵抗 \rightarrow 電流が良く流れる

μ : 電子またはホール「移動度」 \rightarrow 大きいほど電流は大

C_{ox} : 酸化膜の単位面積当たり容量 \rightarrow 大きいほど多くのキャリア ($Q=CV$) \rightarrow 電流大



MOS素子の最重要パラメータ g_m



I_D - V_{GS} 関係式は直線ではないが、小信号に対しては狭い範囲で直線と捉えても良い。すると、ゲインは傾きで決まるので、


$$I_D \approx \frac{\beta}{2} (V_{GS} - V_T)^2$$

を V_{GS} で微分すると、

$$g_m \equiv \frac{\partial I_D}{\partial V_{GS}} = \beta (V_{GS} - V_T) = \sqrt{2\beta I_D}$$


を得る。

強反転領域における I_D - V_{GS} 特性





$$I_D \approx \beta(V_{GS} - V_T)^2$$

V_{DS} が十分な電圧を持たないと、 I_D が 2 乗特性から外れてしまう。理想的には V_{GS} のみで I_D を制御したいので、これは困る。



強反転領域における I_D - V_{DS} 特性



I_D が V_{DS} に依存しない領域を飽和領域と呼び、通常は MOSFET をこの領域で動作させる。飽和領域の条件は、



$$V_{DS} > V_{GS} - V_T \equiv \Delta_{ov}$$

この境界値を **overdrive voltage** と呼ぶ。

※非飽和領域での特性は

$$I_D = \beta \left((V_{GS} - V_T) - \frac{1}{2} V_{DS} \right) V_{DS}$$

強反転領域における I_D - V_{DS} 特性



飽和領域は実際には一定ではなく、少し傾いている。

$$I_D = \frac{\beta}{2}(V_{GS} - V_T)^2(1 + \lambda V_{DS})$$

$$\approx \frac{\beta}{2}(V_{GS} - V_T)^2 \quad @ \text{ large } L$$

λ は L に反比例し、小さい L で顕著になる。
 この現象は「チャンネル長変調効果」と呼ばれる。
 (ドレイン側の空乏層が広がり、
 実効的な L が短くなるのが原因)

$$g_o = \frac{1}{r_o} = \frac{\partial I_D}{\partial V_{DS}} = \lambda \frac{\beta}{2}(V_{GS} - V_T)^2 \approx \lambda I_D$$

を出力コンダクタンス g_o と呼ぶ。
 電流÷電圧なので抵抗の逆数の次元。
 この抵抗を出力抵抗 r_o と呼ぶ。

g_m を用いた小信号等価回路

- 小信号の交流のみに着目すると、MOSFET を線形素子として扱うことができ、回路の解析が簡単になる。このような小信号近似の回路を、「**小信号等価回路**」と呼ぶ。
- V_{DD} (正電源) や V_{SS} (負電源)、そのほか電圧源などの電位が一定の信号は、交流成分がゼロであるから、グランドと等価と考える。
- 小信号近似の各信号は小文字で表す。例えば右図の小信号等価回路では $v_g = \Delta V_{GS}$ である。直流的な電位は意味を持たないので、 V_{GS} とは書かず v_g と書く。
- 右図はチャンネル長変調効果まで含めた小信号等価回路。





図 2-10 nチャンネル MOSFET と小信号等価回路
相互コンダクタンス g_m 、出力抵抗 r_o を含めた MOSFET の小信号等価回路を示している。

各領域の動作方程式



	$V_{DS} < V_{GS} - V_T$	$V_{DS} > V_{GS} - V_T$
$V_{GS} > V_T$ 強反転領域 strong inversion	$I_D = \beta \left((V_{GS} - V_T) - \frac{1}{2} V_{DS} \right) V_{DS}$ 非飽和(線形)領域 triode region	$I_D = \frac{\beta}{2} (V_{GS} - V_T)^2 (1 + \lambda V_{DS})$ $\approx \frac{\beta}{2} (V_{GS} - V_T)^2 \quad @ \text{ large } L$ 飽和領域 saturation region
$V_{GS} < V_T$	$I_D \propto \beta \exp[\gamma(V_{GS} - V_T)] \approx 0$ 弱反転領域 weak inversion	

※ $\beta \equiv \frac{W}{L} \mu C_{ox}$ である。

※ 通常最も用いるのは飽和領域なので、とりあえず飽和領域の特性を押さえておく。

※ 弱反転領域は、本レクチャーでは概ね $I_D \sim 0$ として扱う。

Deep Triode Region の使い道




非飽和領域 (triode region) の特に原点に近いところ (**deep triode region**) は、近似的に直線と見なすことができる。

$$I_D = \beta \left((V_{GS} - V_T) - \frac{1}{2} V_{DS} \right) V_{DS} \approx \beta (V_{GS} - V_T) V_{DS} \quad @ \text{ small } V_{DS}$$


これは、 I_D と V_{DS} がオームの法則的な比例関係にあることを示している。すなわち、 V_{GS} によって可変な抵抗器として使うことができる。

(ポリシリコン抵抗や拡散抵抗とは別に)




MOSFET の動作に関する例題

以下の回路において、 V_X が 0 から V_{DD} まで変化したとき、 I_X の変化の様子を V_X の関数として求めてみよう。ただし $V_{DD} = 3V$, $V_T = 0.7V$ とする。



【コメント】

V_X が 1V より小さい場合には、ドレインとソースの役割が逆になる点に要注意である。



構造上はソースとドレインの区別はなく、キャリアを供給する側がソースとなる。NMOSの場合は電子がキャリアであるので、電位の低い側がソース、その反対側がドレインである。

MOSFET の動作に関する例題：解法

$V_X > 1.0$ のとき

強反転領域の条件は

$$V_{GS} > V_T \Leftrightarrow 1.9 - 1.0 > 0.7$$

これは常に満たされるので、常に強反転領域である。

次に、飽和領域の条件は、


$$V_{DS} > V_{GS} - V_T \Leftrightarrow V_X - 1.0 > (1.9 - 1.0) - 0.7 \Leftrightarrow V_X > 1.2$$

従って $V_X > 1.2$ においては飽和領域の式を用いて I_X は次のように表される。

$$I_X = I_D \approx \frac{\beta}{2} (V_{GS} - V_T)^2 = \frac{\beta}{2} (1.9 - 1.0 - 0.7)^2 = 0.02\beta$$

一方、 $1.0 < V_X < 1.2$ においては非飽和領域となり、 I_X は次のように表される。

$$\begin{aligned} I_X = I_D &= \beta \left((V_{GS} - V_T) - \frac{1}{2} V_{DS} \right) V_{DS} \\ &= \beta \left((1.9 - 1.0 - 0.7) - \frac{1}{2} (V_X - 1.0) \right) (V_X - 1.0) \\ &= -\frac{1}{2} \beta (V_X - 1)(V_X - 1.4) \end{aligned}$$



MOSFET の動作に関する例題：解法つづき

$V_x < 1.0$ のときは、ソースとドレインが逆になり、回路図は右下図のようになる。

強反転領域の条件は

$$V_{GS} > V_T \Leftrightarrow 1.9 - V_x > 0.7 \Leftrightarrow V_x < 1.2$$




これは常に満たされるので、常に強反転領域である。次に、飽和領域の条件は、

$$V_{DS} > V_{GS} - V_T \Leftrightarrow 1.0 - V_x > (1.9 - V_x) - 0.7 \Leftrightarrow 1.0 > 1.2$$

これは常に成り立たないので、常に非飽和領域である。従って $V_x < 1.0$ においては全て非飽和領域の式で表され、


$$\begin{aligned} I_x &= -I_D = -\beta \left((V_{GS} - V_T) - \frac{1}{2} V_{DS} \right) V_{DS} \\ &= -\beta \left((1.9 - V_x - 0.7) - \frac{1}{2} (1.0 - V_x) \right) (1.0 - V_x) \\ &= -\frac{1}{2} \beta (V_x - 1)(V_x - 1.4) \end{aligned}$$

以上をまとめると $I_x - V_x$ 特性は右図のようになる。



MOSFET の動作に関する計算演習

以下の回路において、 V_X が 0 から V_{DD} まで変化したとき、 I_X の変化の様子を V_X の関数として概形をグラフにせよ。ただし $V_{DD} = 3V$ とする。



なお、このようにゲートをドレインに接続した回路をダイオード接続と呼ぶ。
ここでは以下のパラメータを使用せよ (0.5 μm プロセスの典型的 NMOS パラメータ例)。

$$V_T = 0.7 \text{ V}, \quad \mu = 350 \text{ cm}^2/\text{V}/\text{s}, \quad C_{ox} = 3.9 \text{ fF}/\mu\text{m}^2 \quad \Rightarrow \quad \mu C_{ox} = 137 \mu\text{A}/\text{V}^2$$

また、

$$\frac{W}{L} = \frac{20}{2}$$

とせよ。

MOSFET の動作に関する計算演習：解法

弱反転領域の条件は

$$\begin{aligned}
 &V_{GS} < V_T \\
 \Leftrightarrow &V_{DD} - V_X < V_T \quad \Leftrightarrow \quad 3 - V_X < 0.7 \\
 \Leftrightarrow &V_X > 2.3
 \end{aligned}$$

従って $V_X > 2.3$ では $I_D = 0$ である。

逆に $V_X < 2.3$ では強反転領域となる。このとき、飽和領域となる条件は、



$$\begin{aligned}
 &V_{DS} > V_{GS} - V_T \\
 \Leftrightarrow &V_{GS} > V_{GS} - V_T \quad \Leftrightarrow \quad V_T > 0
 \end{aligned}$$

これは常に満たされるので、常に飽和領域である。従って $V_X < 2.3$ では、

$$\begin{aligned}
 I_D &\approx \frac{\beta}{2} (V_{GS} - V_T)^2 = \frac{\beta}{2} (V_{DD} - V_X - V_T)^2 \\
 &= \frac{\beta}{2} (2.3 - V_X)^2
 \end{aligned}$$

与えられたパラメータでは $\beta = \frac{W}{L} \mu C_{ox} = 1370 \mu\text{A}/\text{V}^2$

であるので右図のグラフのようになる。



ここまでのまとめ

- MOSFET は、ゲート電圧 V_{GS} によって出力電流 I_D を制御する素子である：

$$I_D \approx \frac{\beta}{2} (V_{GS} - V_T)^2$$

- ただしそのためには、ゲート電圧 V_{GS} はしきい値以上でなくてはならない：

$$V_{GS} > V_T$$




また、 V_{DS} が十分な大きさを持たなくてはならない：

$$V_{DS} > V_{GS} - V_T \equiv \Delta_{ov}$$

- 小信号近似では、 v_g と i_d の間を線形近似して良い：

$$g_m \equiv \frac{\partial I_D}{\partial V_{GS}} = \beta (V_{GS} - V_T) = \sqrt{2\beta I_D}$$

- 弱反転領域や非飽和領域を積極的に使う特別な意図がない限りは、通常は飽和領域で用いる。



飽和領域でも V_{DS} の影響が多少はある(チャンネル長変調)。

$$I_D = \frac{\beta}{2} (V_{GS} - V_T)^2 (1 + \lambda V_{DS})$$


Contents

1. トランジスタの仕組み
 - 1-1 半導体のpn接合
 - 1-2 MOSFETの構造と動作原理
2. MOSFETによる増幅回路
 - 2-1 一段の増幅回路
 - 2-2 差動増幅回路
3. オペアンプ回路

MOS素子による基本増幅回路

- MOSFET は「電圧→電流」変換素子である。しかしながら実際に必要な増幅は「電圧→電圧」である。「電圧→電圧」の基本的なMOS増幅回路は以下の3つである。


- ソース接地増幅回路
- ゲート接地増幅回路
- ドレイン接地増幅回路



- すなわち、ソース、ゲート、ドレインの3端子のいずれかを接地 (固定電位にすること。グラウンドに接続するとは限らない) しておいて、残りの2端子を入力と出力に割り当てる。
- ここでは、最も基本となるソース接地増幅回路について、動作を解説する。

ソース接地増幅回路

- ソース接地増幅回路は最も良く用いられる。
- NMOS が入力電圧を電流に変換し、負荷抵抗が電流を電圧に変換することにより、「電圧→電圧」増幅回路を実現。




※バイポーラトランジスタの場合のエミッタ接地回路に相当

ソース接地増幅回路の増幅率

$$\begin{aligned}
 I_D &\approx \frac{\beta}{2}(V_{GS} + v_{in} - V_T)^2 \\
 &\approx \frac{\beta}{2}(V_{GS} - V_T)^2 + \beta(V_{GS} - V_T)v_{in} \\
 &= \frac{\beta}{2}(V_{GS} - V_T)^2 + g_m v_{in} \\
 &\equiv I_O + i_d
 \end{aligned}$$

	$V_{DS} < V_{GS} - V_T$	$V_{DS} > V_{GS} - V_T$
$V_{GS} > V_T$ 強反転領域 strong inversion	$I_D = \beta \left((V_{GS} - V_T) - \frac{1}{2} V_{DS} \right) V_{DS}$ 非飽和(線形)領域 triode region	$I_D = \frac{\beta}{2} (V_{GS} - V_T)^2 (1 + \lambda V_{DS})$ $\approx \frac{\beta}{2} (V_{GS} - V_T)^2$ @ large L 飽和領域 saturation region
$V_{GS} < V_T$	$I_D \propto \beta \exp[\gamma(V_{GS} - V_T)] \approx 0$ 弱反転領域 weak inversion	



$$\begin{aligned}
 V_{OUT} &= V_{DD} - R_{load}(I_D + i_d) \\
 &= (V_{DD} - R_{load}I_D) - R_{load}i_d \\
 &\equiv V_O + v_{out}
 \end{aligned}$$

交流成分のみを抽出すると



$$v_{out} = -R_{load}i_d = -g_m R_{load}v_{in}$$

であるから、ソース接地増幅回路の電圧利得として

$$A_0 \equiv \frac{v_{out}}{v_{in}} = -g_m R_{load}$$

を得る。すなわち、**ソース接地増幅回路の増幅率は、相互コンダクタンス g_m と負荷抵抗 R_{load} の積で表される。**

ソース接地増幅回路のシミュレーション





$$A_0 \equiv \frac{v_{out}}{v_{in}} = -g_m R_{load}$$

※ 波形が反転することに注意。

※ TopSpice (Windows用) を利用。


チャンネル長変調効果を考慮した ソース接地回路

- NMOS のチャンネル長変調効果を考慮するためには、同効果を持たない NMOS と、出力抵抗 r_{on} とを並列接続したモデルを考えれば良い。




チャンネル長変調効果を考慮した ソース接地増幅回路のモデル

- 小信号特性を見るときは、 V_{DD} と GND の区別はないので、 R_{load} と r_{on} は並列に V_{out} への負荷をなしていると考えて良い。



ソース接地増幅回路の小信号等価回路




$$v_{out} = -g_m v_{in} (r_{on} // R_{load})$$


$$\therefore A_0 \equiv \frac{v_{out}}{v_{in}} = -g_m (r_{on} // R_{load}) = -g_m \frac{r_{on} R_{load}}{r_{on} + R_{load}} \equiv -g_m R_{out}^{eff}$$

出力抵抗を MOSFET に置き換えた ソース接地増幅回路

- 抵抗素子は占有面積が大きいので、より面積が小さくてすむ MOSFET を負荷素子とすることが多い。



ソース接地増幅回路の小信号等価回路




$$v_{out} = -g_m v_{in} (r_{on} // r_{op})$$


$$\therefore A_0 \equiv \frac{v_{out}}{v_{in}} = -g_m (r_{on} // r_{op}) = -g_m \frac{r_{on} r_{op}}{r_{on} + r_{op}} \equiv -g_m R_{out}^{eff}$$

ゲート接地増幅回路

- ゲート接地回路は、信号が反転しないメリットがある。



ゲート接地増幅回路の小信号等価回路





$$-g_m v_{in} = \frac{v_{in} - v_{out}}{r_{on}} - \frac{v_{out}}{r_{load}} \quad (\leftarrow v_{out} \text{ のノードにおけるキルヒホッフ第1則による})$$

$$-g_m v_{in} = \frac{v_{in}}{r_{on}} - \left(\frac{1}{r_{on}} + \frac{1}{r_{load}} \right) v_{out} = \frac{v_{in}}{r_{on}} - \left(\frac{1}{r_{on} // r_{load}} \right) v_{out}$$

$$\therefore v_{out} = (r_{on} // r_{load}) \left(g_m + \frac{1}{r_{on}} \right) v_{in} \equiv R_{out}^{eff} \left(g_m + \frac{1}{r_{on}} \right) v_{in}$$

ゲート接地増幅回路のシミュレーション




$$A_0 \equiv \frac{v_{out}}{v_{in}} = R_{out}^{eff} \left(g_m + \frac{1}{r_{on}} \right)$$



$$\text{where } R_{out}^{eff} \equiv r_{on} \parallel r_{load} = \frac{r_{on} r_{load}}{r_{on} + r_{load}}$$

ドレイン接地増幅回路

- ドレイン接地回路は、①バッファーの役割、②レベルシフタの役割、を持つ。



ドレイン接地増幅回路の小信号等価回路





V_{out} のノードにおけるキルヒホッフ第1則により、

$$g_m (v_{in} - v_{out}) = \frac{v_{out}}{r_{on} // R_{load}} \equiv \frac{v_{out}}{R_{out}^{eff}}$$

$$\therefore v_{out} = \frac{g_m R_{out}^{eff}}{1 + g_m R_{out}^{eff}} v_{in} \approx v_{in} \quad @ \text{ large } g_m R_{out}^{eff}$$

ドレイン接地増幅回路のシミュレーション



$$A_0 \equiv \frac{v_{out}}{v_{in}} = \frac{g_m R_{out}^{eff}}{1 + g_m R_{out}^{eff}} \approx 1$$

$$\text{where } R_{out}^{eff} \equiv r_{on} // R_{load} = \frac{r_{on} R_{load}}{r_{on} + R_{load}}$$

ソース接地増幅回路の限界



- ソース接地増幅回路の増幅率は $A_0 = -g_m R_{out}^{eff}$ であった。したがって増幅率を大きくするためには、MOSFET の増幅率 g_m を大きくして、出力抵抗も大きくすれば良い。
- ところが、 g_m を大きくするためには W/L を大きくしなくてはならない。

$$g_m \equiv \frac{\partial I_D}{\partial V_{GS}} = \beta (V_{GS} - V_T) = \sqrt{2\beta I_D} \quad \text{ただし} \quad \beta \equiv \frac{W}{L} \mu C_{ox}$$

- 一方で出力抵抗を大きくするためには、特にチャンネル長変調による出力抵抗を大きくする必要があり、これは L を大きくすることを意味する。


$$I_D = \frac{\beta}{2} (V_{GS} - V_T)^2 (1 + \lambda V_{DS}) \rightarrow r_o \equiv \frac{1}{g_o} \equiv \frac{\partial V_{DS}}{\partial I_D} \approx \frac{1}{\lambda I_D} \propto L$$

- L も W/L も大きくしなくてはならないので、面積的に限度がある。




カスコード増幅回路


- そこで、複数の MOSFET を縦に重ねることで増幅率を向上させる以下の回路が、「カスコード増幅回路」である。



カスコード増幅回路の増幅率



(小信号等価回路)



キルヒホッフの第1則により

$$0 = g_{m1}v_{in} + \frac{v_{o1}}{r_{o1}} = -g_{m2}v_{o1} + \frac{v_{out} - v_{o1}}{r_{o2}}$$


これを解くことにより

$$A_0 \equiv \frac{v_{out}}{v_{in}} = -g_{m1}r_{o1}(1 + g_{m2}r_{o2})$$


ソース接地の増幅率
×
ゲート接地の増幅率

と考えて良い

ソース接地回路について計算問題



ソース接地増幅回路の小信号等価回路




$$V_{DD} = 5V, \quad R_{load} = 5k\Omega, \quad \mu C_{ox} = 100\mu A/V^2,$$

$$W = 50\mu m, \quad L = 1\mu m, \quad V_T = 0.7V, \quad \lambda = 0$$


とし、 V_{GS} の直流成分を1.1Vとする。

- (1) ドレイン電流 I_D を求めよ。
- (2) 出力電圧 V_{out} の直流成分を求めよ。
- (3) 動作点が飽和領域にあることを確かめよ。
- (4) g_m を求めよ。
- (5) 電圧利得を求めよ。

ソース接地回路について計算問題：解答



ソース接地増幅回路の小信号等価回路



$$(1) I_D = \frac{1}{2} \frac{W}{L} \mu C_{ox} (V_{GS} - V_T)^2 = \frac{1}{2} \frac{50}{1} (100 \times 10^{-6}) (1.1 - 0.7)^2 = 400 \mu A$$

$$(2) V_{out} = V_{DD} - I_D R_{load} = 5V - (400 \mu A)(5k\Omega) = 3V$$

$$(3) V_{DS} = V_{out} = 3V > V_{GS} - V_T = 0.4V$$

$$(4) g_m = \frac{W}{L} \mu C_{ox} (V_{GS} - V_T) = \frac{50}{1} (100 \times 10^{-6}) (1.1 - 0.7) = 2000 \mu A/V$$

$$(5) r_{on} = \infty (\because \lambda = 0) \quad \therefore A_0 = -g_m R_{load} = -(2000 \mu A/V)(5k\Omega) = -10$$

Contents

1. トランジスタの仕組み
 - 1-1 半導体のpn接合
 - 1-2 MOSFETの構造と動作原理
2. MOSFETによる増幅回路
 - 2-1 一段の増幅回路
 - 2-2 差動増幅回路
3. オペアンプ回路

Single-ended vs. Differential

- 1本の信号線で信号を運ぶ方式を **single-ended** という。
- これに対し、2本の信号線を用い、その差分が信号となる方式を、**differential signal (差動信号)** という。ここでは、**common-mode (CM) 電圧** に対して、一方の信号が他方の反転になっている。




Figure 4.1 (a) Single-ended and (b) differential signals.

※参考文献(2)より

差動信号に対するクロックノイズ

- アナログ信号の近くをクロック信号などのデジタル信号が走っていると、両信号間に有限の浮遊容量が発生する。
- 容量を通じてクロックからアナログ信号にノイズが乗ってしまう。なぜなら、矩形波は高い周波数成分を持っており、キャパシタは高い周波数ほど良く通してしまうから。
- 差動信号にすると、同じだけのノイズが両信号線に乗るので、差を取ればノイズは消えてしまう。




Figure 4.2 (a) Corruption of a signal due to coupling, (b) reduction of coupling by differential operation.

※参考文献(2)より

差動信号に対する電源ノイズ

- 電源ノイズに対しても同様のことが言える。差動ペアに対するノイズの影響が同等であれば、差分を取ることで大幅にノイズを減少させられる。




Figure 4.3 Effect of supply noise on (a) a single-ended circuit, (b) a differential circuit. ※参考文献(2)より


$$\begin{aligned}
 V_{OUT} &= V_{DD} - R_{load} (I_D + i_d) \\
 &= (V_{DD} - R_{load} I_D) - R_{load} i_d \\
 &\equiv V_O + v_{out}
 \end{aligned}$$

(ソース接地回路の場合)

以上から、差動信号を差動信号に
増幅する仕組みが必要



基本となる差動ペア回路

- 下図は最も基本的な differential pair (差動対) 回路。
入力 ($V_{in1} - V_{in2}$) を出力 ($V_{out1} - V_{out2}$) に増幅する。
その増幅率を求めてみよう。




基本となる差動ペア回路

- 下図は最も基本的な differential pair (差動対) 回路。
入力 ($V_{in1} - V_{in2}$) を出力 ($V_{out1} - V_{out2}$) に増幅する。
その増幅率を求めてみよう。



基本となる差動ペア回路

- 下図は最も基本的な differential pair (差動対) 回路。
入力 ($V_{in1} - V_{in2}$) を出力 ($V_{out1} - V_{out2}$) に増幅する。
その増幅率を求めてみよう。



2つのソース接地回路の
合計電流は固定 (電流源)

↓
パイの奪い合いをすることになる

ソース接地回路がベース
なので、符号は反転

$$V_{out1} - V_{out2} = -G(V_{in1} - V_{in2})$$

基本差動対の増幅率

M_1 と M_2 のソース端子はノード P で共通だから

$$v_{in} \equiv V_{in1} - V_{in2} = V_{GS1} - V_{GS2}$$

素子が飽和領域で動作しているときには、2乗特性

$$I_D = \frac{\beta}{2} (V_{GS} - V_T)^2$$

から

$$V_{GS} = \sqrt{\frac{2I_D}{\beta}} + V_T$$

であるから、

$$v_{in} = \sqrt{\frac{2I_{D1}}{\beta}} - \sqrt{\frac{2I_{D2}}{\beta}}$$



ここで、

$$I_{D1} + I_{D2} = I_{SS}$$

と組合せて I_{D1} と I_{D2} に関する連立方程式を解くと

$$I_{D1,2} = \frac{I_{SS}}{2} \pm \frac{I_{SS}}{2} v_{in} \sqrt{\frac{\beta}{I_{SS}} - \frac{\beta^2 v_{in}^2}{4I_{SS}}}$$

を得る。



基本差動対の増幅率

電流の差分を取ると

$$i_d \equiv I_{D1} - I_{D2} = I_{SS} v_{in} \sqrt{\frac{\beta}{I_{SS}} - \frac{\beta^2 v_{in}^2}{4I_{SS}}}$$

従ってゲイン（相互コンダクタンス）は

$$G_m \equiv \frac{\partial i_d}{\partial v_{in}} = \frac{\beta}{2} \frac{\frac{4I_{SS}}{\beta} - 2v_{in}^2}{\sqrt{\frac{4I_{SS}}{\beta} - v_{in}^2}}$$



$v_{in} \sim 0$ 付近では G_m は

$$G_m = \sqrt{\beta I_{SS}}$$

となる。 R_{D1} および R_{D2} によって電圧に変換されることにより、入力電圧から出力電圧への増幅率


$$A_v = -\sqrt{\beta I_{SS}} R_D$$

を得る。






※ 後にOPampを扱うときは、入力差動電圧は微小で良いので、 $v_{in} \sim 0$ 付近のみ考慮すれば十分。

全差動型増幅回路




第2章のまとめ

- FETを用いた3つの増幅回路を学んだ。(左から、ソース接地、ゲート接地、ドレイン接地)




- それぞれ、小信号等価回路による解析方法を学んだ。






ソース接地回路の小信号等価回路

- カスコード増幅 (ソース接地×ゲート接地)



- 増幅器の周波数帯域がどのように制限されるか、RCモデルを元に理解した。

- 差動増幅回路 (シングルよりもノイズ低減)





Contents

1. トランジスタの仕組み
 - 1-1 半導体のpn接合
 - 1-2 MOSFETの構造と動作原理
2. MOSFETによる増幅回路
 - 2-1 一段の増幅回路
 - 2-2 差動増幅回路
3. オペアンプ回路


電流バイアス回路

- バイアス回路には電圧バイアス回路（あるいは単に電圧源）と電流バイアス回路（あるいは単に電流源）がある。




- CMOS アナログ回路では電流バイアス回路がよく用いられる。電流によって各種パラメータを決めることができるので、電流バイアス回路の役割は重大である。

$$g_m = \sqrt{2\beta I_D} \quad r_o = \frac{1}{\lambda I_D}$$



カレントミラー回路

- ここでは、基準となる電流は外部から与えられるものとし、基準電流を基にチップ内に必要な電流源を設計することを学ぶ。
- 下図は「カレントミラー回路」（カレント＝電流、ミラー＝鏡映し）と呼ばれ、入力電流を任意の倍率でコピーする回路である。



カレントミラー回路の動作

M₁ はドレインとゲートが接続され
V_{DS1} = V_{GS1} であるから、常に
V_{DS1} > V_{GS1} - V_T が満たされて飽和領域にある。
そして、与えられた I_{ref} に対して

$$I_{ref} = \frac{\beta_1}{2} (V_{GS1} - V_T)^2 = \frac{1}{2} \mu C_{ox} \left(\frac{W}{L} \right)_1 (V_{GS1} - V_T)^2$$


となるように V_{GS1} が決定される。M₂ は

$$I_{out} = \frac{\beta_2}{2} (V_{GS2} - V_T)^2 = \frac{1}{2} \mu C_{ox} \left(\frac{W}{L} \right)_2 (V_{GS1} - V_T)^2$$

が成り立っているが、V_{GS1} = V_{GS2} であるので、

$$I_{out} = \frac{(W/L)_2}{(W/L)_1} I_{ref}$$

が得られる。すなわち、W/L の比率によって任意の比で電流をコピーできる。




※ゲートとドレインを接続したFETを
ダイオード接続と呼び、
電流を電圧に変換する役割をする。


NMOS 電流源から PMOS 電流源へ電流をコピーする

先の NMOS 電流源（電流を吸収する）から PMOS 電流源（電流を放出する）にコピーするには右図のようになる。これで基本的に、大元の基準電流源から、あらゆる電流源を生成できることになる。


$$I_{out} = \frac{(W/L)_2 (W/L)_4}{(W/L)_1 (W/L)_3} I_{ref}$$



差動アンプのバイアスに用いる カレントミラーの例



カレントミラー回路の 出力インピーダンスと低電圧化





出力電流は、M₂ の出力抵抗により、出力側の電圧の影響を受ける：

$$\Delta I_{out} = \frac{\Delta V_{out}}{r_{o2}}$$

そこで、NMOS を縦積みにしてカスコード回路とすることにより、出力インピーダンスを高めることができ、出力電圧の影響を小さくできる：




$$\Delta I_{out} = \frac{\Delta V_{out}}{(g_{m3} r_{o3}) r_{o2}}$$



ただしそのままと電源電圧を大きく取らなくてはならない。低電圧回路では、バイアス点を最小限にする工夫がなされる。

基本差動対にカレントミラーを使う

M3の電流をM4にコピーする回路
(カレントミラー)




$$i_d \equiv I_{D1} - I_{D2} = I_{SS} v_{in} \sqrt{\frac{\beta}{I_{SS}} - \frac{\beta^2 v_{in}^2}{4I_{SS}}}$$

i_d に対して M_2, M_4 の出力抵抗が
負荷抵抗の役割をして、 V_{out} が得られる。

$$V_{out} = i_d R_{out}^{eff}$$

OPアンプ設計例

- 増幅率を高めるために、ソース接地増幅部、カレントミラー、ともにカスコード化した回路（カスコードOPアンプ）



Folded-Cascode OPamp

- カスコードOPアンプはそのままでは高い電源電圧が必要。低電源電圧化のためには Folded-Cascode (折り返しカスコード) という仕組みが使われる。
- この回路は、高い増幅率と広い入出力電圧を持つ特徴。

$$A_0 = g_{m2} R_{out}^{eff} \approx g_{m2} \left[g_{m4} r_{o4} (r_{o2} // r_{o10}) // g_{m6} r_{o6} r_{o8} \right]$$

- 一方、MOSFET が多く占有面積が大きいのと、電流経路が増えて消費電力が大きいのはデメリット。




図 11-10 折り返しカスコード差動増幅回路

※参考文献(1)より

Folded-Cascode OPamp の設計例 (single-ended)

バイアス回路

Folded-Cascode 増幅回路





Figure 8.26. Complete CMOS folded-cascode op-amp with supply independent ΔV_{BE} -based bias circuit.

※参考文献(3)より


参考書について

MOSFET の動作を身に馴染ませるためには、Razavi 先生の教科書第2章の章末問題をたくさん解いておくといよい。この本には、MOSFET の動作がどうして上述のようになるのか、についてもきちんと解説されている。CMOS LSI 設計者のバイブル的教科書。和訳も出版されている。



参考書について

Razavi 本の全章末問題について解答も出版されているので大助かり。



参考書について

日本語の教科書では、谷口先生の本が良くまとまっている。

