

X線天文学向けSOIピクセル検出器の開発

2013.07.11 THU 計測システム研究会 @ 核融合科学研究所

<u>武田 彩希 (KEK 総研大)</u>

atakeda @ post.kek.jp SOIPIX Group : http://rd.kek.jp/project/soi/

Outline

- SOIピクセル検出器
- X線天文学向けSOIピクセル検出器(XRPIX)の紹介
- XRPIXの試験結果(ちょっと古い結果ですが…) -まとめ

どのようなものを開発しているかという話が中心



SOIピクセル検出器

- SOI 技術によるセンサ部・読み出し部一体型検出器
- SOIピクセル検出器(SOIPIX) : KEKの測定器開発室に属し開発が進む. -> ラピスセミコンダクタ(株)による0.2 µm FD - SOIピクセルプロセス
- 年2回のMulti Project Wafer (MPW) Runでチップ製作を行う

SOIピクセル検出器の特徴

- 金属バンプボンディングがない
 - -> 高密度・低寄生容量・高感度
- 一般的なCMOS回路により構成
- 一般的な産業技術を基盤とする

SOIピクセルプロセス ラピスセミコンダクタ(株)と共同開発 しているSOIピクセル検出器をプロセス するための新しい技術. 実用レベルでは世界唯一.

基本構成

Circuit Layer : ~40 nm Buried Oxide (BOX) : 200 nm Sensor Layer : 100 - 725 µm

SOI Pixel Detector



Multi Project Wafer (MPW) Run



X線天文衛星の現状

<u>日本の代表的なX線天文衛星</u>

– 現在の衛星:すざく

- 次期衛星:ASTRO-H (2015年打ち上げ予定)

- CCD, DEPFET, 両面シリコンストリップセンサ, CdTe/CdZnTeピクセル検出器
- 軟X線から硬X線の範囲を複数の検出器によりカバーしている.
- CCD, DEPFETは非X線バックグラウンド(宇宙線)の影響が大きい.
 - -> 10 keV以上で顕著
- 両面シリコンストリップセンサ, CdTe/CdZnTeピクセル 検出器は分光性能が低い

-> 軟X線の観測が困難





X線天文衛星の現状

<u>日本の代表的なX線天文衛星</u>

– 現在の衛星:すざく

- 次期衛星:ASTRO-H (2015年打ち上げ予定)

- CCD, DEPFET, 両面シリコンストリップセンサ, CdTe/CdZnTeピクセル検出器
- 軟X線から硬X線の範囲を複数の検出器によりカバーしている.
- CCD, DEPFETは非X線バックグラウンド(宇宙線)の影響が大きい. -> 10 keV以上で顕著
- 両面シリコンストリップセンサ, CdTe/CdZnTeピクセル 検出器は分光性能が低い

-> 軟X線の観測が困難

次世代のX線分光器は、軟X線から硬X線の範囲を
 同時に観測、分離可能であるものが求められる.
 <u>-> 広エネルギー帯域・精密撮像・精密分光性能</u>
 低バックグラウンド 空間分解能 エネルギー分解能
 -> SOIピクセル検出器 計測システム研究会 2013 @ 核融合研 - 武田 彩希 -



次世代のX線天文衛星搭載へ向けたSOIピクセル検出器

目標性能

- (1) FWHM ≤140 eV at 6 keV (Readout Noise ≤ 10 electrons)
 (2) <100 µm pitch pixel
 (3) ~10 µs per event readout (Trigger, Direct Pixel Access)
- (4) Wide energy range : 0.5-40 keV (Thick Depletion Stacks)

目標性能を達成するために、 SOIピクセル検出器の技術を基盤に 新たな検出器を開発 (XRPIX). XRPIXはヒットのタイミングと位置 情報を出力するトリガ機能を持つ!



Direct Pixel Access (X-ray Readout)







XRPIX1/1b Design:仕様





- トリガ情報を出力&フィードバックしヒットした**ピクセルのアナログ信号**

のみ読み出す -> Event-Driven読み出し(世界でも唯一!) COL_ADDR



計測システム研究会 2013 @ 核融合研 - 武田 彩希 -

(i) ピクセルにX線が入射



(ii)もしX線による信号が比較器の閾値を超えたら、

Row・Column方向の射影が出力される.



(iii) Row方向の全OR信号 (TRIG_OUT)がトリガ信号となり出力.



計測システム研究会 2013 @ 核融合研 - 武田 彩希 -

(iv)トリガ信号を受けることで,USER-FPGAはシフトレジスタの 読み出しを開始し,どのアドレスがヒットしたかを把握する.



(v)X線と判定したらUSER-FPGAはヒットしたピクセルにアクセスし, 信号を出力させる.



計測システム研究会 2013 @ 核融合研 - 武田 彩希 -

(vi) USER-FPGAは外部 ADC を通すことでアナログ信号(信号と ペデスタル値)を読み出す.



(vii) 最後に、取得したデジタルデータをDAQ-PCに転送する.



DAQ システム

- Soi EvAluation Board with Sitcp (SEABAS)
- (SOIピクセル検出器用)汎用データ読み出しボード
- FPGAにより検出器を制御.
- EthernetによりPCへデータを転送. (XRPIX1bは小さいので写真はXRPIX2)

Power Supply : ± 5 V Clock : 25 MHz Network : 100 Mbps ADC, DAC, NIM IN x2, NIM OUTx 2

SEABAS



XRPIX1->XRPIX1b: 性能改善点



トリガ情報出力試験





XRPIX1b : Event-Driven Readout Mode

- Event-Driven readout modeにより取得したX線スペクトル -> このような検出器から出力される情報を基に信号を読み出す ピクセル検出器は世界初!



まとめ

- 次世代のX線天文衛星搭載に向けトリガ出力機能を持つ検出器を SOIピクセル検出器の技術を基盤とし研究開発している.
- SOIピクセル検出器は、センサ部・読み出し回路部一体型の 半導体ピクセル検出器であり、理想的な構造から世界でも 注目されている検出器の一つである。
- X線天文衛星搭載用SOIピクセル検出器(XRPIX)の基本機能は 実証できている.
 - -> X線到来タイミング・位置を出力するトリガ情報出力回路

(このような機能を持ち動作している検出器は世界でも唯一)

Backup



© Rey.Hori

XRPIX Control Diagram



XRPIX Control Diagram



XRPIX1b: Single Pixel Readout Mode

- 分光性能の限界を求めるための試験. (cf. Prigozhin et al., 2009)
- 1ピクセルを固定しアナログ出力の波形を読み出し観測
- オフライン解析でX線のヒットポイントを探す.



XRPIX1b: Single Pixel Readout Mode

- single pixel readout modeによるX線スペクトル.

```
\Delta E = 278 \text{ eV} @ 8.0 \text{ keV} (FWHM)
Readout Noise = 14.6 e- (rms)
```

 $\Delta E = 190 \text{ eV} @ 1.49 \text{ keV}$ (FWHM) Readout Noise = 18 e- (rms)



Bulk & SOI Wafer

- Silicon-on-Insulator (SOI) ウェハとは, 埋込み酸化膜を介して 2枚のSiウェハを貼付けた構造をもつもの
- 一般的な半導体産業では, LSI (CMOS)のプロセスに使われる.

-> 高速な回路動作が可能であることが特徴.



UNIBONDTM Process (1995, France LETI) -> SOITEC

- Initial silicon wafers A & B
- Oxidation of wafer A to create insulating layer
- Smart Cut ion implantation induces formation of an in-depth weakened layer
- Cleaning & bonding wafer A to the handle substrate, wafer B
- Smart Cut cleavage at the mean ion penetration depth splits off wafer A
- Wafer B undergoes annealing, CMP and touch polish => SOI wafer complete
- Split-off wafer A is recycled, becoming the new wafer A or B



Buried p–Well (BPW)



BPW層により, Back gate効果を抑制することができる.

LAPIS 0.2 µm FD-SOI Pixel Process

Process	0.2µm Low-Leakage Fully-Depleted SOI CMOS (LAPIS)
	1 Poly, 5 Metal layers, MIM Capacitor (1.5 fF/um ²), DMOS
	Core (I/O) Voltage = 1.8 (3.3) V
SOI wafer	Diameter: 200 mm , 725 um thick
	Top Si : Cz, ~18 Ω-cm, p-type, ~40 nm thick
	Buried Oxide: 200 nm thick
	Handle wafer: Cz(n) ~700 Ω-cm,
	FZ(n) ~7 kΩ-cm, FZ(p) ~40 kΩ-cm
Backside	Mechanical Grind, Chemical Etching, Back side Implant,
	Laser Annealing and AI plating



X線の検出効率



