



高集積化フロントエンドのトレンド ~CMOSピクセル・放射線耐性~

University of Bonn

kisisita@physik.uni-bonn.de





✓ Introduction (自己紹介)

✓ ハイブリッドピクセル検出器 (HEP Tracker)

Pixels@LHC

√(セミ) モノリシックピクセル検出器

• DEPFET

• Depleted MAPS

√テクノロジーのトレンド

Smaller feature-size (TSMC 65 nm CMOS)

etc...

T. Kishishita

nn大学における研究状況

Group Prof. Norbert Wermes



高エネルギー実験用のfront-end ASIC及び ピクセル検出器の開発で中心的な役割





- FE-I3, FE-I4 chip design
- Hybrid pixel detector, bump
- IBL module production
- Diamond detector
- 3D sensor, TSV technology

Belle II

- DHP chip design
- PXD module testing
- DEPFET sensor testing



Borrowed from home page



lecoupling capacitors

Kishishita

Our group is developing full custom chips since 1994. Up to now, more than 40 designs have been submitted and successfully tested. They vary from simple transistor test structures to <u>full readout chips for silicon strip</u> and <u>pixel detectors</u>. At the moment, we are working on 8 workstations with the CADENCE software using different CMOS technologies. Further down this page lists the designs starting with the most recent submissions.

アナログfront-endデザインを中心となって進めている



ハイブリッドピクセル検出器

- + good S/N←fully depleted
- + fast $R/O \rightarrow \sim ns$ time stamp
- radiation length \rightarrow 3.5% x/X0
- spatial resolution $\rightarrow \sim 10 \ \mu m$
- bump bonding

LHCにおけるピクセル検出器の現状







~1.8 m², 50x400 um² cells, 80x10⁶ pixels



~1m², 100x150um² cells, 33x10⁶ pixels

全実験でInnermost layerにハイブリッドピクセルを使用

T. Kishishita

ATLASシリコンピクセル検出器





Siセンサー

- √50 × 400 um², 250 um thickness
 √n+ pixel on n- material
 √rad-hard (10¹⁵n_{eq}, 80 Mrad)
 √p- after irrad. (can be operated
- partially depleted)

ハイブリッドプロセス

✓PbSn or In bumping (wafer scale)
 ✓IC wafers thinned after bumping to ~180 um



ATLAS / ALICE



T. Kishishita

ハイブリッドピクセルの読み出し原理

センサーで電荷生成→フロントエンドASICで信号処理

indiv. cell R/O 各BX time間のヒット信号を保持 (dig./ana.) トリガー同期のヒットピクセル読み出し RAM pixel cell ✓PNダイオード→Q_{signal} transfer on chip ✓センサーに最適化したFront-end ASICで信号増幅+波形整形 (ピクセル電極と読み出し回路をバンプボンディングで接続) **Store** √各ピクセルのヒット情報を保持(アドレス、電荷、時間情報) end of column ✓End of Columnロジック(トリガー待機) storage & logic √カラム読み出し ・アドレス • 電荷 (ToT) •時間情報



ATLASフロントエンドASIC: FE-I3



複数のプロセスで試作(DMILL, BiCMOS) **√0.25 µm CMOSプロセス √80 Mrad, 10¹⁵ n_{eq}/cm² Pixel cell** ✓ピクセルサイズ: 50×400 µm² $\sqrt{18}$ column × 160 rows = 2880 cells ✓各ピクセルにCSA, zero-suppression ✓低消費電力:~50 µW/pix √低雑音:~250 e-√閾値のばらつき: ~70e- (after tuning)

End of columnロジック

✓40 MHz clockでタイムスタンプ

√データバッファリング(2.5 µs trigger latency)

√ヒットセレクション





T. Kishishita

フロントエンドアーキテクチャ(ATLAS) universität

"ATLASはデジタル, CMSはアナログ"アーキテクチャ



✓Integration of signal charge by charge sensitive amplifier

✓Pulse shaping with constant current feedback

✓Hit detection by comparator

✓~5 bit analog info. via "time over threshold" (small time walk with small Q)
 ✓storage of address and time stamps in RAM at the periphery

T. Kishishita

フロントエンドアーキテクチャ(CMS)





✓ 0.25 µm CMOS ✓ pixel size: $100 \times 150 \text{ µm}^2$ ✓ CSA, Shaper, Sample/hold, comparator ✓ 251 fets per pix ✓ 52 × 80 = 4160 pixels

✓5 clock cycleで11ビットのアドレス情報を

エンコード(6 levels)

√1 clock cycleでアナログ波高値

放射線によるピクセル検出器への影響 universität



FEへの影響

√ゲート酸化膜への電荷蓄積



√STI

T. Kishishita

トランジスタのV_{th} shift (good in DSM,

 d_{ox} <10 nm but larger gate leak), leakage current \rightarrow ELT SEU (ビット反転)→DICE SRAM



<u>センサーへの影響</u>

バルクダメージ(NIEL)

✓ change of doping concentration \rightarrow "type inversion"

 \checkmark leakage current \rightarrow noise, power

✓チャージトラップ → signal

サーフィスダメージ(IEL)

✓界面トラップ, Si02への電荷蓄積

\rightarrow breakdown behavior

- <u>Material Engineering-New Materials</u> (work concluded)
 - Silicon Carbide (SiC), Gallium Nitride (GaN)
 - diamond
- Device Engineering (New Detector Designs
 - p-type silicon detectors (n-in-p)
 - thin detectors
 - **3D** detectors
 - Simulation of highly irradiated detectors
 - Semi 3D detectors and Stripixels

Pixels@HL-LHC







(セミ) モノリシックピクセル検出器

- + no bump bonding
- + very thin (50-75 µm)→~0.2% x/X0
- + small pixel size (20-50 μ m) \rightarrow ~1 μ m resolution
- + low power→less cooling
- radiation hardness
- R/O speed

モノリシックピクセルの読み出し原理 universität**bonn**



DEPFETピクセル検出器





✓初段FETにPMOS (完全空乏化したバルク上に配置)

- ・ピクセルサイズ:小
- ・driftによる電荷収集(fast collection, large signal)

✓Internal gate (IG): n-implant, potential min. for e⁻

✓IGに蓄積された電荷に応じてドレイン電流が変化

・low C_{det} + amp.→低雑音

√蓄積電荷をパンチスルー効果によって除去

・余分なresetが必要(non-commercial process)



・低消費電力

✓電流信号をフロントエンドASICで処理

 ・マトリックス駆動用ASIC+信号処理ASIC (CDS) が必須

Collaboration: Aachen, Bonn, Heidelberg, MPI Munich, Karlsruhe, Plaque, Valencia >10 yrs R&D

T. Kishishita

gate

電圧読み出し vs. 電流読み出し





T. Kishishita





T. Kishishita

MAPS-epi テクノロジー



"スタンダード3T"



✓ eliminate: base levels, 1/f noise, fixed patter noise
 ✓ do this either offline-> slow or on chip R&D



√センサーと読み出しを同じSiウェハーに形成

・commercial CMOSプロセス(安価)

✓Iow-dopedエピタキシャル層で電荷生成

(10-15 um, e.g., AMS 0.35 µm)

・MIP signal < 1000 e-→低雑音読み出しが課題

✓拡散による電荷収集(~100 ns) (p-well, sub.による散乱、n-well/epiで収集) →信号が複数ピクセルに分布

✓NMOSのみをエレキに使用

(n-well/epiがcollection node)

√小ピクセルサイズ (20-30umピッチ)

 \rightarrow spatial resolution < 2 um

✓Large detector \rightarrow 19.4x17.4 mm² (1 Mpix)

T. Kishishita



初のMAPSベースのtracker (Strasburg+LBNL, >15 yrs R&D)

MIMOSA28



Courtesy of M. Szelezniak, HICforFAIR Workshop 2014



√ ピクセルサイズ: 20.7 × 20.7 µm², 厚さ: 50 µm

- ✓ 400 sensors, 356 Mpixels, ~0.15 m²
- ✓ 20 to 90 krad/yr
- ✓ 2×10¹¹to 10¹² n_{eq}/cm²
- ✔ 室温で動作
- ✔ 積分時間: 185 µs

T. Kishishita

extended deep-Nwell collecting electrode

Pavia, Bergamo, Pisa: V. Re, G. Rizzo et al.

N

Cons

N

Deep Nwell

P-substrate

N

P٧

Deep Nwell

(STM 130 nm triple well cmos)

complete signal processing chain

最近の**MAPS**開発の現わ

trend: epi \rightarrow high-R sub., CMOS electronics

Signal charge & time resolution



Pros

T. Kishishita

MAPS-SOIテクノロジー(OKI/Rapis)



✓ハンドルウェハーをセンサーに使用

√読み出しをBOX層の上に配置

→本当の意味でのモノリシックピクセル...



- •No mechanical bump bonding. Fabricated with semiconductor process only
- Fully depleted (thick & thin) sensing region
 - with low sense node capacitance (~10 fF@17 μ m pixel) \rightarrow high sensor gain
- SOI-CMOS; Analog and digital circuit can be closer \rightarrow smaller pixel size
- Wide temperature range (1-570K)
- Low single event cross section
- Technology based on industry standards; cost benefit

<mark>√センサー/エレキのカ</mark>ップリング

→charge injection from CMOS swing

✓BOX層への正電荷蓄積によるVthシフト

T. Kishishita

20-21 Nov. 2014, 計測システム研究会@J-PARC back bias effect → PD... 22

MAPS-SOIテクノロジー@BONN



<u>XFAB 180 nm HV SOI CMOSプロセス</u>



Feature size: 180 nm Supply rail: 1.8 V p-type bulk, 4 metal layers Resistivity: ~100 Ω cm High voltage: ~several 100 V

Thickness: gate oxide: 4.1 nm BOX: 1 μm Chip: 300 μm Distance from Gate to BOX: 3 μm

✓ BOX isolates electronics part from the sensor part ✓ full depletion possible → fast & high signals $d \sim \sqrt{\rho \cdot V}$ ✓ full CMOS electronics (CSA, shaper etc. if needed) ✓ theoretically rad-hard (less SEU) + separated with HV-layers

No BOX effects to FETs, sensor optimization is necessary, e.g., Ileak

T. Kishishita

HEPに要求される放射線耐性

...

...

...



Innermost pixel layer		higher lumi. & radiation→smaller pixel		
	BX time	Particle rate	Fluence	lon. dose
	ns	MHz/cm ²	n _{eq} /cm² per lifetime*	kGy per lifetime
LHC(10 ³⁴ cm ⁻² s ⁻¹)	25	100	10 ¹⁵	790
HL-LHC(10 ³⁵ cm ⁻² s ⁻¹)	25	1000	>10 ¹⁶	5000
SuperBF(10 ³⁵ cm ⁻² s ⁻¹)	2	40	~3×10 ¹²	100
ILC(10 ³⁴ cm ⁻² s ⁻¹)	350	25	1012	4
RHIC(8×10 ²⁷ cm ⁻² s ⁻¹)	110	0.38	1.5×10 ¹³	8
1	*lifetime: LHC, HL-LHC for 7v		HI -I HC for 7yrs	

-モノリシックピクセル

✓lower rates
✓lower radiation
✓less power
✓less material
✓smaller pixel

ハイブリッドピクセル

- ✓higher rates
- ✓higher radiation
- ✓more power
- ✓more material
- ✓bigger pixel

*lifetime: LHC, HL-LHC for 7yrs, ILC for 10 yrs, others for 5 yrs



T. Kishishita



テクノロジーのトレンド

✓ 3D integration

- ✓ CCPD (Charge Coupled Pixel Detector)
- ✓ 65 nm CMOS

T. Kishishita

3D Integration



Detector physicists' dream... <u>Tapered Side Wall TSV (Through Silicon Via)</u> **Optical In Optical** Out **@IZM, Berlin Opto Electronics** Power In Al pad Cu plug Chip metal layers and/or Voltage Regulation **Digital Layer** 90 um Analog Layer 50 um Sensor Layer Cu pad Level 0 Bond: TSV - Etch Glass Wafer Thinning Interdielectrics Support Wafer ✓チップを積層(analog, digital) glass supp.wafer etch stop ✓各layerで異なるTechnology FE wafer 750 um BEOL SiO₂ を使用可能 (BiCMOS, SiGe, opto) Via Lead Opening Passivation Bumping \checkmark reduced R, L, and C \rightarrow speed Formation Etch ✓reduced interconnect power, x-talk Cu ✓reduce pixel size

first initiative from Fermilab→France, Germany following...

T. Kishishita

20-21 Nov. 2014, 計測システム研究会@J-PARC

need more time...

26

Capacitive Coupled Pixel Detector (CCPD) universität



T. Kishishita

20-21 Nov. 2014, 計測システム研究会@J-PARC

MAPS...

HEPとCMOSテクノロジー





T. Kishishita

フロントエンドへの応用@BONN





not final design...

T. Kishishita

20-21 Nov. 2014, 計測システム研究会@J-PARC

√ピクセル面積1/4

超低消費電力ADCデザイン





3D integration, MAPS, photon counting...

T. Kishishita

65 nmプロセスの放射線耐性





✓a rebound effect is visible in 130 nm
 ✓all 130 nm devices are peaking at ~100 nA
 ✓small W devices increase I_{leak} by 2 orders of magnitude
 ✓I_{leak} is ~1 nA@136 Mrad

lower V_{th} shift than 130 nm (core FET)

T. Kishishita

Conclusions



ハイブリッドピクセル needs heavy R&D on sensor materials, ICs and modules, 3D integ.

✓state of art, 技術的には成熟

✓sensorとエレキを別々に選べる

✓rad-hard OK

✓production yieldの問題, アセンブリーが大変, 複雑なオペレーション(many modules)

√比較的高価 (50-100 EUR/cm²)←innermost layerならOK

✓ smaller pixel \rightarrow 50 x 50 um² with smaller feature-sized technology (65 nm CMOS)

モノリシックピクセル needs heavy R&D on full CMOS integration, radiation tolerance

✓技術的にはこれから(rad-hard, sensor propertyはprocess optionに依存)

✓大面積を安価に実現できる可能性(commercial CMOS, no bump, <10 EUR/cm²)

√3D integrationが実現できればより高速かつ、intelligentなpixel検出器が可能

✓Monolithic for ILC; MAPS, DEPFET, new tech. like SOI pix, a-Si:H pixels

Next challenge

√HL-LHC radiation tolerance up to 10¹⁶n_{eq}/cm²→新しいセンサー (diamond, 3D)

✓light weight→less power, new cooling, new mechanism
 ✓data band width: 40MHz→GHz

T. Kishishita