


Level-1 muon trigger for LHC-ATLAS Run 3

前田 順平 (神戸大学)

for the ATLAS L1Muon trigger group


計測システム研究会2020 @ J-PARC

26 November 2020



Introduction

■ LHC・HL-LHC Plan




■ 高ルミノシティ環境では、より良いトリガーシステムが物理を拡げる


- ◆ 今日はRun 3に向けた初段(Level-1)ミューオントリガーのお話

- ▶ 2013年TDRから7年経過。
- ▶ 過去のR&D等はこれまでの計測システム研究会を参考にしてください (e.g. [2016 赤塚氏のトーク](#))


ATLAS Trigger/DAQ system




ATLAS L1 Muon Trigger




- Good Performance achieved during Run 2
 - Primary single muon trigger with a 20 GeV p_T threshold (L1_MU20)
 - 90% plateau efficiencies with a stable operation
 - 2x10 GeV (L1_2MU6), 3x4 GeV (L1_3MU4), ...




Look-Up Tableを用いて
Coincidence Windowを実装
(無限運動量からのズレ $\rightarrow p_T$)



ATLAS L1 Muon Trigger @ Run 2





- Run 1の頃からFakeミューオンと呼ばれるトリガーが問題に
 - ◆ 内側の検出器とのCoicidenceを取ることを
Run 2中に導入 → 効率を保ちつつレート削減に大成功




Burst-Stopper for stable operation

- Noise-BurstによるBuffer-Overflowが問題




- Sector Logic (後述)でTriggerを出すようなヒットが多く、かつしばらく続くならVETOを出す
- Open-Itプロジェクト
[汎用多チャンネルNIM論理回路モジュール](#)
- ATLAS Outstanding Achievement Awardを取れるくらいOperationで活躍




Takuto Kunigo (Kyoto University, not pictured), Tomoyuki Saito (ICEPP, University of Tokyo), and Shota Suzuki (KEK, not pictured) were celebrated for their outstanding contributions in the development, deployment and commissioning of the trigger burst-stopper for the ATLAS Level-1 endcap muon system.

toward Run 3...



L1 Muon Endcap Trigger scheme @ Run 3



Run 3 Configuration




L1 Muon Endcap Trigger scheme @ Run 3



→ とにかく改良していくべき、Max. 100 kHzという資源で取れる物理が拡がる
(効率を維持してレートを下げる or 効率を上げる)

ちなみに良い選別のために判定時間を長くしてしまうと、逆に上限レート (100 kHz) が下がっていきます


L1Muon Endcap Trigger scheme @ Run 3




New Electronics

- Open-Itプロジェクト「[ATLAS Level-1 muon trigger processor](#)」

Sector Logic





TTC(Trigger, Timing, and Control)-Fanout



New Electronics

■ Open-Itプロジェクト「ATLAS Level-1 muon trigger processor」




- ◆ 14x G-Link Rx for TGC-BW (14 x 0.8 Gbps = 11.2 Gbps)
- ◆ 領域ごとにミューオン候補を探して後段に送る

- ◆ Clock, Busy, readoutのためのトリガー信号の分配
- ◆ ID情報の読み出し

■ Run 3ではSector Logicを76枚、TTC-Fanoutを6枚使う


Firmware diagram



Software-based ReadOut Driver (SROD)

New Sector Logic

(x12 per switch)




- ▶ Hit information
- ▶ BCID, L1ID
- ▶ ~10 Mbps / SL (average)
- ▶ <450 Mbps / SL (max)

10GbE Switch



BUSY
TTC
(Trigger, Timing
& Control)




▶ N-to-1 connection
16 Mbps (fixed) ~¥250,000/switch

- ▶ BCID, L1ID,
- ▶ Orbit ID
- ▶ Trigger Type

BUSY

CTP



SROD on PC

- ▶ Event Building
- ▶ Formatting to ROS
- ▶ Error handling


BUSY

x6

TTC Fan-out board

LHC Run 3に向けて


- 2013年9月 Technical Design Report
 - ◆ fake triggerの除去 & 新検出器に対応
- 2015年2月 Preliminary Design Review [21 pp.]
 - ◆ Interface & Readout scheme (SiTCP)の決定
- 2015年8月 Sector Logic Prototype製作 (2枚)
- 2016年3月 Sector Logic Module-0製作 (5枚)
- 2016年11月 Beam Test @ CERN-SPS
 - ◆ w/ HL-LHC PS-Board (c.f. 加納氏のトーク)
- 2017年4月 Final Design Review [169 pp.]
- 2017年10月 Mass-production レーンで12枚製作
- 2018年3月 Production Readiness Review [187 pp.]
- 2018年6月～ Mass-Production 90枚
- 2018年5月～ Board Inspection + 輸送
- 2019年1月～ 旧システム解体 + インストレーション



Readout using SiTCP (私見を含む)

- (たぶん) 最初で最後のATLASでSiTCPを用いた例
 - ◆ ATLASとしてはFELIXに統一する方針
- 2015年2月にSiTCPを使うとPDRでProposal → 5年間・数回に渡る各方面との交渉 + 2020年に数ヶ月に渡る細かい折衝・調整 → ATLAS P1で開通
- 通常のCERN + ATLAS P1ルール:
 - ◆ MACアドレスとホスト名をデータベースに登録する。IP等はネットワーク管理者の都合で置き換えて良いことになっている (IPが変わってしまう可能性がある)
 - ◆ PXEブートで、OSイメージを自分たちが管理できない (root権限はもらえない)
 - ◆ Switchの管理もCERN-IT側。閉じたネットワークの禁止。 (192.168.x.xは使用禁止)
- 以下の機能があれば (+英語でしっかりとしたドキュメンテーションがあれば) もう少しCERNで運用しやすかったと思います
 - ◆ DHCP機能 (に代わる仕組み) 、IPv6にもいざれ対応していかないといけない
 - ◆ 最終レビューで「完全な仕様書が無くブラックボックスで懸念事項」と言われた
- SoCはOS走るのでOK (ATLASでも今後の主流に)

デザイン的に想定外だったお話



■ L1 readoutはLow readout latencyも要求されている

- ◆ 100 kHzと詠っているが、状況によって10 kHzのときも1 kHz、10 Hzのときもある。
- ◆ データサイズも $\text{o}(100)$ bitsのときも $\sim\text{o}(1M)$ bitsのときもある。
- ◆ Latencyの要求値は正確には決まって無い (HLTがDecisionするまで)。数msのときもある。


■ 100 kHzのときは(defaultのSiTCPのパラメータで) 問題なく動く

- ◆ 逆にlow-rate, small-sizeで間に合わないことが判明

■ SiTCPにおけるTCPのNagle bufferingが問題。


- ◆ MSSの値(e.g. 1460 Bytes)貯まるか、4 ms経てば送信する。
- ◆ Nagle buffer OFFはうまく行かない (software側の大変更が必要) 、高レートのときにオーバーヘッドが問題。4 msという値は権利上変更できないらしい。
- ◆ ある時間内に指定したバイト数に達しなければゴミを埋めることで対処を検討中

Muon-CTP Interface



MUCTPI design [HL-LHC compatible]



全Sector Logicの情報を統合・計算して後段のCTPに渡すボード




One board for Run 3 [Two boards (per hemisphere) for HL-LHC]

2015年にPDR, 2018年FDR passed.



What's changed?



- 大量のLVDS信号ケーブルからの脱却
- 今までボードをまたぐことによって処理できなかった、検出器の重なりによる重複した候補の除去
- 情報量の増加（候補数の増加、 p_T のしきい値、電荷）
 - ◆ 様々な物理の感度を良くできる (e.g. $B \rightarrow \mu\mu$, $\tau \rightarrow 3\mu$)



Trends of Trigger processor @ ATLAS



Sorry!!

PCB 22層の
レイヤー構成
載せてました

- VME → ATCA
- SoCを用いてControl/Monitoring
- 23 MiniPOD
 - ◆ ~330 MGT pairs (~6-10 Gb/s)
 - ◆ ~240 LVDS pairs (~1 Gb/s)
- 22層のPCB, Megtron-6 dielectric
- 場合によってFPGA間で通信する



まとめ

- LHC Run 3に向けてATLAS Level-1 Muon Systemもアップグレードされる
 - ◆ 新検出器 (NSW, RPC-BIS78) からの信号も利用したより高性能なトリガーに
 - ◆ ミューオン判定回路 (Sector Logic)、SiTCPを利用した読み出しシステム、大規模FPGAを用いたトリガー判定回路 (Muon-CTP Interface)...などを新規開発
 - ◆ ~7年に渡る長いプロジェクト
 - ▶ 実際に動かすときは確立された技術を利用する
- Sector Logic等のインストールも完了・Commissioningも順調に進行中
 - ◆ ボード開発、テストベンチシステムにおける試験、実際の現場に導入するとき等で様々な知見を得ることができた。
- これからのCommissioning・そしてRun-3における運転による経験をHL-LHCにフィードバックしていく