現在位置: ホーム / R&D Project / アトラス実験 MDT μ粒子検出器トリガー用TDC

アトラス実験 MDT μ粒子検出器トリガー用TDC

概要

高輝度LHC実験(HL-LHC)での導入を目指し,MDT (Monitored Drift Tube) ミュー粒子検出器を用いたトリガーと読み出し回路の開発を行っている。本プロジェクトでは、この回路での導入を予定している読み出し用TDC (時間刻み幅1ns以下)とトリガー用TDC (時間刻み幅10ns程度)を有するTDC回路の開発を行う。読み出し用TDCでは,Belle-II のCDC用に開発されたTDC回路を参考に,HL-LHC-ATLAS実験の仕様にあった回路構成の構築を目指す。トリガー用TDCは、LHC-ATLAS実験で実績のあるバンチ同定回路とシフトレジスターを基本とした単純な回路により構成される。
PT7-汎用VMEマザーボードに以上の回路をダウンロードして,HL-LHC実験の仕様を満たす回路構成が実現できるかテストする。

メンバー
  • 戸本誠, Tomoto Makoto(代表:名古屋大学・准教授、KEKへ)
  • 堀井泰之, Horii Yasuyuki (名古屋大学) 
  • 佐野祐太, Sano Yuta (名古屋大学、卒業)
  • 水越健太, Mizukoshi Kenta (名古屋大学、卒業)
  • 宿谷琴子, Shukutani Kotoko (名古屋大学、卒業)
  • 川口智美, Kawaguchi Tomomi (名古屋大学、卒業)
  • 鍋山友希, Nabeyama Yuki (名古屋大学、大学院生)
  • 佐々木修, Sasaki Osamu (KEK) 
  • 内田智久, Uchida Tomohisa(KEK) 
  • 池野正弘, Ikeno Masahiro (KEK) 
機能・特徴

pi/2ずつ位相をずらした4種の320MHzクロックをカウンター型TDCに用いて0.78nsのTDC刻み時間を実現。

Xilinx社 FPGA用8チャンネルTDCの公開リソース

v1.4, 2017年5月26日, RD_EN入力追加, FIFO_STATUS出力追加
パッケージ, 実装サンプル, 説明書

v1.1, 2017年2月27日, FIFO fullやHit validに関するバグ修正およびデータフォーマット変更
パッケージ, 実装サンプル, 説明書

v1.0, 2017年1月23日, 初めのバージョン(FIFO fullやHit validに関するバグあり)
パッケージ, 実装サンプル, 説明書

プレプリント:リンク

Xilinx社 FPGA用32チャンネルTDCの公開リソース

2021年4月6日, Zynq-7000 SoC用に開発
パッケージ

Xilinx社 FPGA用128チャンネルTDCの公開リソース

2021年6月27日, Zynq-7000 SoC用に開発
パッケージ

図・写真等

代替テキスト

関連リンク

TDC多チャンネル動作試験用 PT7 8チャンネル NIMインプットメザニンボード作成

Kintex-7 FPGA (Xilinx社) TDC動作試験

IGLOO2 FPGA (Microsemi社) TDC動作試験

IGLOO2 FPGA 放射線耐性試験

 2枚製作(ボード番号1,2)。回路図でレギュレータ(部品番号:U4)のピン情報が誤っていたため、回路上で修正。

 10枚製作(ボード番号3-12)。レギュレータ(部品番号:U4)のピン番号を修正した上で再レイアウト。

 

発表資料および論文のリスト

高輝度LHC-ATLAS実験における新しいμ粒子飛跡トリガーで用いるTDC回路の開発(22aDL-8), 物理学会 第70回年次大会(2015/3/22), スライド

高輝度LHC-ATLAS実験における新しいμ粒子飛跡トリガーで用いるTDC回路の開発, 計測システム研究会@RCNP (2015/7/24-26), スライド

FPGA回路開発体験談 FPGAトレーニングコース@名古屋大学(2015/8/6-7), スライド

高輝度LHC-­‐ATLAS実験におけるμ粒子検出用の新しいTDC回路の開発, 物理学会 秋季大会(2015/9/27), スライド

Development of a sub-nanosecond time-to-digital converter based on field-programmable gate array, TWEPP 2015 (2015/9/28-10/2), ポスター, procerrdings (OPEN ACCESS)

Demonstration of FPGA-based TDC for MDT at Phase II, Muon week 2015 (2015/10/12-16), スライド

2015年度 修士論文, 修士論文 (2016/1/18)

高輝度LHC-­ATLAS実験におけるμ粒子検出器用の新しいFPGA-­TDC回路の開発, 物理学会 第71回年次大会(2016/3/22), スライド

Phase-­II Muon Electronics Upgrade Workshop@Michigan(2016/5/11-13), スライド

高エネルギー素粒子実験におけるフラッシュベースIGLOO2 FPGAの利用に向けた放射線耐性試験, 物理学会 秋季大会(2016/9/24), スライド

Application of flash-based field-programmable gate arrays in high energy physics, TWEPP 2016 (2016/9/26-9/30), スライド

Subnanosecond Time-to-Digital Converter Implemented in a Kintex-7 FPGA, Preprint, submitted to IEEE TNS (2017/1/19)

Y. Sano, Y. Horii, M. Ikeno, O. Sasaki, M. Tomoto, and T. Uchida, Nuclear Inst. and Methods in Physics Research, A 874 (2017) 50-56, "Subnanosecond time-to-digital converter implemented in a Kintex-7 FPGA" Elsevier Page (2017/9/9)

プロジェクトメンバー

各プロジェクトのメンバー用ページを閲覧するためには、ログインとプロジェクトごとのアクセス権が必要です

ナビゲーション