修士論文

大型液体アルゴン TPC 測定器用 信号読み出しシステムの開発

平成28年度3月

岩手大学大学院 工学研究科

博士前期課程 電気電子・情報システム工学専攻

黒森雄介

目次

第1章	序論・研究目的	4
1.1.	ニュートリノ振動実験における液体アルゴン TPC の有用性について	4
1.2.	将来のニュートリノ実験に向けた大型液体アルゴン TPC	4
1.3.	研究目的	7
第2章	液体アルゴン TPC 測定器	8
2.1.	アルゴン TPC の種類	8
2.2.	気液二相式アルゴン TPC 測定器の粒子飛跡決定原理	8
2.3.	2つの気液二相式アルゴン TPC 測定器からの要求	9
第3章	3L 小型気液二相式アルゴン TPC への実装試験	11
3.1.	概要	11
3.2.	3L 小型気液二相式アルゴン TPC について	11
3.3.	信号読み出しシステムの開発・動作試験	12
3.3	.1. LTARS2014 の開発・LTARS2014 用テストボードの開発	13
3.3	.2. LTARS2014 の動作試験	20
3.3	.3. アナログボードの設計・製作	26
3.3	.4. アナログボードの動作試験・評価	32
3.3	.5. デジタルボードの設計・製作	36
3.3	.6. デジタルボードの FPGA ファームウェアの開発	42
3.3	.7. デジタルボードの動作試験・評価	46
3.4.	信号読み出しシステム実装試験・結果・考察	49
3.4	.1. 3L 小型気液二相アルゴン TPC 測定器のセットアップ	49
3.4	.2. 信号読み出しシステムの実装試験	51
3.4	.3. 本試験で見つかった問題点	53
第4章	3m×1m×1m 大型気液二相式アルゴン TPC への実装試験	55
4.1.	概要	55
4.2.	3m×1m×1m 大型気液二相式アルゴン TPC からの要求	55
4.3.	信号読み出しシステムの改良・動作試験	56
4.3	 アナログボード V2(改良版)の設計・製作 	56
4.3	.2. アナログボード V2 の常温動作試験	63
4.3	.3. アナログボード V2 の低温動作試験	66
4.3	.4. デジタルボードへの新機能追加・動作試験	71
4.4.	アナログ - デジタル 10 枚同時読み出しシステムの構築	75
4.4	.1. NIM 分配器の開発・動作試験	75
4.4	.2. 大型測定器用信号読み出しシステムのセットアップ	79

	82
	85
	85
	85
その選定	89
	89
験・評価	9 0
記が LTARS2014 に及ぼす影響	
トの静電容量が LTAR2014 に及	ぼす影響

第1章 序論・研究目的

1.1. ニュートリノ振動実験における液体アルゴン TPC の有用性について

ニュートリノは 1930 年に Wolfgang、Ernst、Pauli によって予言され、1953 年に Frederick Reines によって発見された。この粒子は相互作用を起こしにくく、透過性が高いため観測 が非常に難しい。そのためニュートリノに関する謎は未だに多く、世界各国でニュートリ ノの性質解明のための実験が行われている。日本にあるニュートリノ測定器としては、ス ーパーカミオカンデが有名であるが、スーパーカミオカンデのような水チェレンコフ検出 器に代わる次世代検出器として、液体アルゴン TPC 測定器という三次元飛跡検出器の研究 が進められている。この検出器はイタリアのノーベル物理学賞受賞者であるカルロ・ルビ ア氏 (Carlo Rubbia) によって提案された [1]。液体アルゴン TPC 測定器の最大の特徴は、 荷電粒子の飛跡を 3 次元で再構成することができ、高い粒子識別能力と高精度なエネルギ ー損失能力を有しているということである。国内でも大型液体アルゴン TPC 測定器開発の ための基礎研究が行われており、これまでに 0.4ton 液体アルゴン TPC 測定器が開発されそ の特性試験が行われた。この 0.4ton 液体アルゴン TPC 測定器が開発されそ の特性試験が行われた。この 0.4ton 液体アルゴン TPC 測定器の最大の引した際 の、イベントを図 1.1.1 に示す。図 1.1.1 を見ると測定器内を通り抜ける荷電π中間子、電 子シャワーを起こす陽電子、散乱断面積が大きく、すぐに止まってしまう陽子のように粒 子を簡単に識別できることがわかる。



1.2. 将来のニュートリノ実験に向けた大型液体アルゴン TPC 大型液体アルゴン TPC の技術を用いた加速器ニュートリノ振動実験や陽子崩壊探索実験

として、現在、国際共同実験 DUNE(Deep Underground Neutrino Experiment)が進め られている [2]。

DUNE は、米国フェルミ国立加速器研究所(FNAL)の大強度陽子加速器により生成さ

れるニュートリノビームを用いて、FNALから 1300 km 離れた大深度地下に 40 kt (10 kt ×4)大質量液体アルゴン TPC (図 1.2.1)を設置し、そこで観測される反応事象の測定から、 ニュートリノの性質を高精度で測定することを目的としている。同時に、素粒子物理学の 最重要課題である陽子崩壊探索装置として、崩壊事象を高確度で検知することも可能であ る。

DUNE プロジェクトでは、10kt 液体アルゴン TPC による実験を 2024 年より開始し、 2028 年までに総質量 40kt 測定器に拡張される計画である。現在は、DUNE で用いる 10kt 大型測定器と完全に同じ測定装置を備えた 1 kt 液体アルゴン TPC の構築と加速器ビームを 用いた性能実証プロジェクト (WA105/ProtoDUNE-DP) が進められている。 WA105/ProtoDUNE では、欧州原子核研究機構 (CERN) に、2018 年までに 1kt 液体アル ゴン TPC (測定器サイズ 6 m × 6 m × 6 m (図 1.2.2))を構築し、その後、加速器からの 様々な粒子ビームを用いて、運動量測定精度、粒子識別能力、飛跡再構成・反応同定方法 の検証を行う計画である。現在は、6 m×6 m×6 m 測定器のパイロット測定器としての位 置づけで、それをスケールダウンした 3 m×1 m×1 m サイズの測定器を構築している (図 1.2.3)。



図 1.2.1 DUNE で用いる 40kton 液体アルゴン TPC 測定器

 $\mathbf{5}$



図 1.2.2 WA105/ProtoDUNE-DP で用いられる 6m×6m×6m 液体アルゴン TPC



図 1.2.3 WA105/ProtoDUNE-DP で用いる 6 m×6 m×6 m 測定器のパイロット測定器 となる 3 m×1 m×1 m 測定器

1.3. 研究目的

本研究の目的は、大型液体アルゴン TPC 測定器で使用する電荷信号読み出しシステムの 開発である。大型液体アルゴン TPC 測定器から電荷信号読み出しシステムへの要求は、高 ゲイン、多チャンネル、低ノイズ、低コスト、低温環境下(液体アルゴン温度)での安定 した動作することなど多数ある。本研究では、実際に CERN での 3m×1m×1m 液体アルゴン TPC 測定器への電荷信号読み出しシステムの実装を目標にしている。この目標達成のために、 ASIC (特定用途向け集積回路: Application Specific Integrated Circuit)の開発を行い、FPGA を用いた回路開発など様々な回路の開発及び動作試験を行った。また、本研究で開発した 信号読み出しシステムを用いて、同じく CERN にある 3L 小型液体アルゴン TPC 測定器への 実装試験を行い、3m×1m×1m 大型液体アルゴン TPC 測定器への実装に向けた課題を洗い出 し、その改善を行った。

第2章 液体アルゴン TPC 測定器

2.1. アルゴン TPC の種類

液体アルゴン TPC 測定器には測定器内部を液体アルゴンのみで満たした単相式と信号読み出し部を気相とした気液二相式の 2 種類の測定器がある。単相式はエネルギー損失測定能力、及び 2 次元情報測定能力が高い反面、信号量が小さい(数 fC)ため、ノイズの影響を受けやすい。気液二相式アルゴン TPC は気体アルゴン相に、LEM (Large Electron Multiplier)と呼ばれる電子雪崩を利用した信号増幅装置が設置してあるために、エネルギー損失測定能力、及び 2 次元情報測定能力では単相式に劣るが、信号量が大きく(単相式の10~15倍)、ノイズの影響を受けにくいという長所がある。本研究で信号読み出しシステムの実装試験を行う予定の二つの測定器はいずれも気液二相式アルゴン TPC である。

2.2. 気液二相式アルゴン TPC 測定器の粒子飛跡決定原理

気液二相式アルゴン TPC の飛跡決定原理について説明する。TPC 測定器内部は図 2.2.1 のように気体アルゴンと液体アルゴンの2相に分かれており、・186℃の低温環境下にある。 信号読み出しパッド(アノード)とカソードによって高電界が生成されている。荷電粒子 が測定装置内に入射すると荷電粒子の飛跡に沿って電離電子が発生する。電離電子は測定 装置内に生成された高電界によって信号読み出しパッド方向にドリフトする。ドリフトし た電離電子は液相から気相へと引き出され LEM により増幅される。増幅された電離電子は 信号読み出しパッドに電荷信号を発生させる。この電荷信号により電離電子の発生位置情 報(x,y)と電荷量を読み取ることが可能である。図 2.2.2 に信号読み出しパッドの2次元 情報取得のイメージを示す。信号読み出しバッドには荷電粒子の飛跡に沿って電荷信号が 発生(赤色のパッド)し、その電荷信号をX軸情報とY軸情報に二分して、信号読み出し システムにより、2次元情報を取得する。信号読み出しパッドから得た2次元の位置・電荷 情報に電離電子のドリフト時間(z)方向の電離電子発生位置に対応)を加えることで3次元 の飛跡と飛跡に沿ったエネルギー損失を測定することができる。ドリフト時間(z)は荷電 粒子が測定器内に入射した際に発生するシンチレーション光を PMT で検出したタイミン グと信号読み出し装置が電荷信号を読み取ったタイミングから求めることができる。



図 2.2.1 気液二相アルゴン TPC の粒子飛跡決定原理



2.3. 2つの気液二相式アルゴン TPC 測定器からの要求

本研究では次に挙げる 2 つの測定器での使用を念頭に、信号読み出しシステムを開発した。一つは CERN にある液体アルゴン容量が 3L の小型気液二相アルゴン TPC 測定器である。 もう一つは同じく CERN にある 3m×1m×1m 気液二相アルゴン TPC 測定器である。開発し た ASIC はこれらの測定器から得られる最小の電荷信号を SN 比 10 以上で読み出すことがで きるように設計された。SN 比 10 以上とは本研究において定めた目標値であり、粒子飛跡 データの解析を行う上で信号とノイズを十分区別できる値を設定した。

CERN の二つの測定器の具体的なパラメータを表 3.3.1.1 に示す。

測定器名	3L 小型測定器	$3m \times 1m \times 1m$
		大型測定器
電荷信号読み出し領域 (パッドのサイズ)	$0.1 \text{m} \times 0.1 \text{m}$	3.0m×1.0m
最大ドリフト長	0.2m	1.0m
検出器容量*1	~100pF	~300pF
1ch 当たりの信号読み出しパッドのサイズ	3mm×3mm	3mm×3mm
最小電荷信号(絶対値)*2	22.5fC	22.5fC
アナログボードの動作環境	常温	-184°C

表 3.3.1.1 2つの気液二相アルゴン TPC のパラメータ

*1 検出器容量とは信号読み出しパッドから信号増幅回路までのプロセスにあるケーブルなどの容量のこと

*2 この最小電荷信号はドリフト領域の電界が 500V/cm かつ LEM のゲインが 15 の時の値で ある。また、純度による信号減衰を考慮していない。

ここで、最小電荷信号の求め方を記しておく。ニュートリノ事象の Minimum Ionizing Particle(以下 MIP)を仮定して、信号読み出しシステムが取得する電荷信号量の計算を行う。

液体アルゴンに入射した MIP は、1mm につき約 9000electron (=1.5fC/mm) の電子を電 離により生成する。しかし、電離電子はイオンと再結合をするため、信号読み出しパッド に向かってドリフトする電離電子数は、ドリフト領域の生成電界が 500V/cm のときで、三 分の二の 6000electron/mm (=1.0fC/mm) 程度になる。ここで、LEM のゲインが 15 である ため、信号量は 15 倍の 90000electron/mm (=15fC/mm) となる。また、1 チャンネル分の 信号読み出しパッドサイズが 3mm×3mm であるので、このパッド領域を MIP が最短距離 (3mm) で横切ったとすると、1 チャンネル分の信号読み出しパッドに発生する最小電荷 信号は 45fC である。二次元位置情報を得るために、ここで得た電荷信号を X チャンネル (X

情報)、Y チャンネル(Y 情報)に2 分するため、信号読み出しシステムが得る最小電荷信号は 22.5fC となる。尚、液体アルゴン測定器では、内部の微量な不純物によって電離電子が吸収され、信号の減衰が生じる。ここでは、この信号減衰は考慮していない。

第3章 3L小型気液ニ相式アルゴン TPC への実装試験

3.1. 概要

本研究では 3m×1m×1m 大型測定器への実装に向けて、まず信号読み出しシステムの開 発を行った。そして、3L 小型気液二相式アルゴン TPC 測定器への実装試験を行い、3m× 1m×1m 大型測定器へ実装する上で、現在の信号読み出しシステムの課題を洗い出した。 本章で説明する研究の流れは次のようになっている。

・第一段階

大型液体アルゴン TPC からの要求(高ゲイン、多チャンネル、低ノイズ、低コスト、低温 環境下(液体アルゴン温度)での安定した動作)を満たす ASIC の開発・動作試験 ・第二段階

開発した ASIC を使用したアナログボードの開発、FPGA を使用したデジタルボードの開発・動作試験

• 第三段階

3L小型気液二相式アルゴン TPC 測定器への実装試験

以上の流れについて本章では詳しく解説していく。

3.2. 3L 小型気液二相式アルゴン TPC について

3L小型気液二相式アルゴン TPC は WA105 グループによって開発された測定器である。 この測定器の最大の特徴は LEM を用いた信号増幅であり、ニュートリノ事象の微小な信号 を増幅することで、ノイズに強い測定器になっている。ここで、本測定器のパラメータに ついて確認しておく。本測定器のパラメータを表 3.3.1.1 に示す。本測定器の信号読み出し 領域は 0.1m×0.1m (X、Y 情報)であり、最大ドリフト長は 0.2m (Z 情報)である。また、 1 チャンネル当たりの信号読み出しパッドのサイズは 3mm×3mm と非常に小さく、チャン ネル数は 32×32 (Xch、Ych)と非常に多いため、二次元位置分解能が高い。信号読み出し システム 1 チャンネルあたりが得ることのできる最小電荷信号は 22.5fC と大きくノイズへ の耐性が強い。

測定器名	3L 小型測定器
電荷信号読み出し領域 (パッドのサイズ)	0.1m×0.1m
最大ドリフト長	0.2m
検出器容量	~100pF
1ch 当たりの信号読み出しパッドのサイズ	3mm×3mm
信号読み出しパッドのチャンネル数	32×32 (Xch \times Ych)
最小電荷信号(絶対値)	22.5fC
アナログボードの動作環境	常温

表 3.3.1.1 3L 小型気液二相アルゴン TPC 測定器のパラメータ

3.3. 信号読み出しシステムの開発・動作試験

本研究で開発した信号読み出しシステムについて解説する。本研究で開発した信号読み 出しシステムはアナログ部とデジタル部を別の回路基板で構成しており、それぞれアナロ グボードとデジタルボードと呼んでいる。信号読み出しパッドからの電荷信号をアナログ ボードで電圧信号に変換・増幅・整形してデジタルボードへ出力する。アナログボードか ら出力された電圧信号を、デジタルボードでバイナリデータに変換する。そのバイナリデ ータをDAQという取得したデータを処理するソフトウェアを使用して荷電粒子の飛跡を再 現する。アナログボードにはKEK(高エネルギー加速器研究機構)のニュートリノグループ とOpen itが共同で開発したASICであるLTARS2014が2枚実装されている。LTARS2014は信号 読み出しパッドに発生した電荷信号を電圧信号に変換・増幅・整形する役割を担っている。 現在、想定されている信号読み出し回路の配置は図 3.3.1のようになっており、信号読み出 しパッドとアナログボードがTPC測定器の内部、デジタルボードがTPC測定器の外部に設置 されている。信号読み出しパッドとアナログボードをシングルエンドケーブルで接続して おり、このシングルエンドケーブルの浮遊容量と信号読み出しパッドの浮遊容量をまとめ て検出器容量と呼んでいる。信号読み出しパッドは、導体が平行に並んで配置されている ため、浮遊容量がのる。検出器容量があることで外来ノイズを拾いやすくなるため、信号 読み出しパッド-アナログボード間のケーブルの長さはできる限り短くするのが望ましい。 大型の測定器で使用を想定し、アナログボードを信号読み出しパッドの近くの低温環境下 で動作させること目標としている。本試験では小型の測定器への実装のため、アナログボ ードは常温部で使用する。



図 3.3.1 気液二相アルゴン TPC 測定器における信号読み出しシステム

3.3.1. LTARS2014 の開発・LTARS2014 用テストボードの開発

KEKのニュートリノグループとOpen Itは大型液体アルゴンTPCでの使用を想定したASIC をLTARS2014(Low Temperature Analog Readout)と称して開発した。LTARS2014は電荷信 号読み出しパッドに発生した電荷信号を電圧信号に変換・増幅・整形する役割を担ってい る。LTARS2014は高ゲイン、低ノイズ、低コスト、多チャンネル、低温環境下での安定した 動作、低消費電力といった大型液体アルゴンTPCからの要求を満たす特徴を持つ。

液体アルゴンTPC測定器の空間分解能の高さを実現するためには、電離電子を取得する電 荷信号読み出しパッドを細かくして多数配置する必要がある。故に総チャンネル数が増加 する。また1チャンネルで検出される最小の電荷信号は、液体アルゴンTPCの性能と電荷信 号読み出しストリップのサイズにもよるが数fCと小さい。そのため、高ゲインで信号を増幅 させる必要がある。また同時に検出器容量に依存するノイズを極力抑える必要がある。検 出器容量に依存するノイズを極力抑えるため、まず検出器容量自体をできる限り小さくす ることを考えた。そこで、低温環境下の電荷信号読み出しパッド付近でのLTARS2014の使用 を検討した。またASICは、開発費はかかるものの低価格で大量生産が可能なため、大型測定 器において1チャンネルあたりのコストを抑えることができる。

ASICの製造プロセスは、UMC社の0.25ミクロンアナログ集積回路プロセスである。なお、 LTARS2014の回路設計は、CadenceのCADソフトであるVirtuosoを用いて行われた。

また、LTARS2014 の動作試験・評価を行うためのテストボードの開発を行った。テスト ボードの回路設計には Cadence の CAD ソフトである OrCAD を使用した。

.LTARS2014 の回路構成・仕様

LTARS2014 の写真を図 3.3.2 に載せた。サイズは 5mm×5mm でチップ一枚当たりのチャンネル数は 32 である。



図 3.3.2 LTARS2014 の 1chip の写真

LTARS2014 の 1ch 分の回路構成は図 3.3.3 のようになっている。回路構成は電荷信号入 力側からプリアンプ、ポールゼロキャンセル回路、3 段のシェーパーとなっている。プリア ンプは電荷信号を電圧信号として取り扱うための電荷有感型前置増幅器である。ポールゼ ロキャンセル回路は信号が重複しないよう、プリアンプ出力の長い時定数をキャンセルす る役割を果たしている。次のシェーパー1、シェーパー2、シェーパー3 は増幅と波形整形を 行う回路であり、ローパスフィルタを構成している。また、これらのシェーパーは波形の ピーキングタイムを長くして、波高値を検出しやすくする役割も果たしている。また、 LTARS2014 のシミュレーションの際のそれぞれの回路の出力波形をに示した。このシミュ レーション時の入力信号には 1fC を、検出器容量は 300pF を設定している。



図 3.3.3 LTARS2014 の回路構成 (1ch 分)



図 3.3.4 テストパルスを入力した際のそれぞれの出力波形

LTARS2014 の仕様を表 3.3.1.1 に示す。LTARS2014 の最小で 1fC の入力電荷信号を、最 大で 90fC の入力電荷信号を想定している。コンバージョンゲインは入力電荷信号が 50fC の場合かつ検出器容量が 0pF の場合で 9.7mV/fC である。コンバージョンゲインとは出力電 圧を入力電荷で割って求めることができる。また、コンバージョンゲインには検出器容量 依存性があり、検出器容量の値が大きくなればなるほどゲインが下がることが分かってい る。

表 3.3.1.1 LTARS2014 の仕様

項目	
最小入力電荷(絶対値)	1fC
最大入力電荷(絶対値)	90fC
コンバージョンゲイン*1	9.7mV/fC (input 50fC, Cdet 0pF)
ENC*2	<2000electron *Cdet 300pF
検出器容量(Cdet)	300pF
ピーキングタイム	3us
チャンネル数	32
電源電圧	\pm 0.9V
消費電力	<50mW
チップサイズ	5mm×5mm

*1 コンバージョンゲインとは出力電圧を入力電荷で割った値である。また、検出器容量依存性がある。

*2ENC(Equivalent Noise Charge)とは入力等価雑音電荷・電子数という意味で、出力ノイズの実効値をコンバージョンゲインで割ることで得られる。

.LTARS2014 用テストボードの全体構成

テストボードの全体構成を図 3.3.5 に示す。電圧信号を入力することで、アルゴン TPC から得られる電荷信号を再現できるように、電圧/電荷変換回路(1fC/1mV)を実装した。 その次に LTARS2014 を実装している。



図 3.3.5 テストボードの全体構成

.LTARS2014 用テストボードの設計

テストボードの回路設計には Cadence の CAD ソフトである OrCAD を使用した。以下から、 入力部から順に各部の設計について述べる。

・電圧/電荷変換回路・ESD 対策回路

テストボードの入力配線の回路図を図 3.3.6 に示す。入力部分の回路には、アルゴン TPC から得られる電荷信号を容易に再現するための電圧/電荷変換回路が組み込まれている。例 えば、1mVの電圧を入力するとLTARS2014に入力される電荷量は次のように1fC となる。

 $Q = CV = 1[pF] \times 1[mV] = 1[fC]$

また、電荷信号を生成した後の入力配線には ESD(静電気放電)対策として、三点ダイ オードを実装した。



図 3.3.6 電圧/電荷変換回路・ESD 対策回路

• LTARS2014

LTARS2014 とその周辺の回路図を図 3.3.7 に示す。LTARS2014 の上部には、LTARS2014 を動作させるためのバイアス電圧・電流を生成する回路を組み込んだ。また、バイアス電圧・電流の Vpre, Ipre1, Ipre2 と Voffref という出力オフセットを変更できる電圧を生成する回路には、可変抵抗を実装した。



図 3.3.7 LTARS2014 とその周辺の回路図

・ボルデージフォロワ

LTARS2014 の CH0, CH1 の出力部には大きな負荷をドライブするためのボルテージフ オロワとして、ゲイン1の非反転増幅回路を実装した。



図 3.3.8 ボルテージフォロワ

.LTARS2014 用テストボードの製作

本研究で設計したテストボードの製作は、株式会社ジー・エヌ・ディー様が行った。完成したテストボードを図 3.3.9 に示す。また、テストボードの回路配置図を図 3.3.10 に示す。テストボードの中心にはパッケージ化された LTARS2014 が実装されている。次に、テストボードの上部には電源電圧入力コネクタや LTARS2014 の駆動電圧を生成するための回路が実装されている。テストボードの左側には信号入力コネクタや電圧信号を電荷信号に変換するための回路が実装されている。テストボードの右側には出力コネクタが実装されている。また、CH0, CH1の出力部には大きな負荷をドライブするためのボルテージフォロワとして、ゲイン 1 の非反転増幅回路が実装されている。その他にも、DAC コントロール用のコネクタが実装されている。DAC コントロールとは PC 上から LTARS2014 の基礎特性を変更することのできる機能である。この機能については後に詳しく説明する。



90mm

図 3.3.9 LTARS2014 テストボード



図 3.3.10 テストボード回路構成

3.3.2. LTARS2014 の動作試験

評価試験では LTARS2014 の動作確認を行い、測定結果を仕様・シミュレーション値と比較・評価した。その上で 3L 小型気液二相アルゴン TPC 測定器及び 3m×1m×1m 大型気液 二相アルゴン測定器の信号読み出し回路に採用するための検討を行った。LTARS2014 の主 な評価項目は、テストパルス入力試験、入出力特性試験、コンバージョンゲイン - 検出器 容量特性試験、ENC - 検出器容量特性試験の4項目である。

.LTARS2014 の動作試験で用いた測定器具

LTARS2014 の動作試験に用いた測定器具を表 3.3.2.1 に示す。以下、同様の試験について は特に断りのない限り、同じ測定器具を用いている。動作試験の様子を図 3.3.11 に示す。

測定器具	型番
DC 電源×2	TEXIO PW18-3AD
	TEXIO PW18-1.3ATS
Function Generator	Agilent 33250A
Oscilloscope	Tektronix DP07254
	Tektronix-DPO5204B
テスター	FLUKE 179

表 3.3.2.1 測定器具リスト



図 3.3.11 LTARS2014 基礎特性試験の様子

.テストパルス入力試験

LTARS2014 が正しく動作するか確認するために、テストパルスを入力し出力波形を定性 的に確認する。LTARS2014 のバイアス電圧・電流のパラメータと、テストパルスのパラメ ータをそれぞれ表 3.3.2.2、表 3.3.2.3 に示す。本論文において特に断りのない限り、バイ アス電圧・電流のパラメータは表 3.3.2.2 と同じ値を用いて LTARS2014 を動作させている。 10fC の電荷信号を入力した際の出力波形を図 3.3.12 に示す。また、同じく 10fC の電荷信 号を入力した際のシミュレーション結果を図 3.3.13 に示す。これら二つの図を比較すると ピーキングタイムはどちらも 3us 程度であり、シミュレーションと実測値が一致している ことが確認できる。波高値に関してはシミュレーションと多少の誤差があるが、LTARS2014 は正しく電荷電圧変換及び増幅整形できているといえる。

表 3.3.2.2 LTARS2014 のバイアス電圧・電流のパラメータ

ピン名	設定値
Vpre	100mV
Ipre1	500uA
Ipre2	100uA
Voffref	-100mV
Іора	60uA

表 3.3.2.3 テストパルスのパラメータ

Pulse	square
Frequency	1kHz
High level	10mV
Low level	0mV
Width	500us



図 3.3.12 LTARS2014 の出力信号



図 3.3.13 LTARS2014 のシミュレーション

.入出力特性

LTARS2014 がどの程度までの大きさの入力電荷信号を、正しく増幅することができるか (ダイナミックレンジ)を検証した。入力電荷を10fC間隔で-100fC~100fCまで変化させて、 出力波形の波高値を確認した。入出力特性のテスト結果とシミュレーション結果を図 3.3.14 に示す。

本研究で実装試験を行う二つの測定器で検出する電荷信号は負の電荷であるため、今回は負 側の特性についてのみ解説する。図 3.3.14 から、入力電荷信号が-90~0fC までは出力が異なる ため、信号量を判別可能であることがわかる。しかし、-90fC 以下の入力信号になると出力が約 -880mV で一定になり、信号量の判別ができない。そのため、最大入力電荷は-90fC であること がわかり、設計時の予想と一致している。



図 3.3.14 入出力特性

.コンバージョンゲイン・検出器容量特性

LTARS2014 のコンバージョンゲインが検出器容量によってどのように変化するか検証した。検出器容量用コンデンサをテストボードの入力回路に図 3.3.15 のように実装した。基板には図 3.3.16 のように実装している。検出器容量は電荷信号が伝わるケーブル及び信号読み出しパッドの浮遊容量であるため、電荷信号を生成する回路の後に実装している。用いた検出器容量は 0pF, 10pF, 100pF, 220pF である。測定したコンバージョンゲイン - 検出器容量特性を図 3.3.17 に示す。実測値とシミュレーション結果を比較すると、実測値がシミュレーション結果とよく一致していることが確認できる。



図 3.3.15 検出器容量用コンデンサ回路図



検出器容量用コンデンサ

図 3.3.16 基板に実装した検出器容量用コンデンサ



図 3.3.17 コンバージョンゲインー検出器容量特性

.ENC - 検出器容量特性

ノイズの大きさには検出器容量が関わっており、検出器容量が大きければ大きいほどノ イズも大きくなる。測定方法は検出器容量を変化させ(**0pF**, **10pF**, **100pF**, **220pF**)、オシロス コープで標準偏差σを測定する。その後、測定した標準偏差σを用いて次のように算出し た。

 $ENC[electron] = \frac{\sigma[mV]}{conversion \ gain[mV/fC] \times 1.6 \times 10^{-19}[C]}$

求めたENC-検出器容量特性を図 3.3.18に示した。図 3.3.18より、検出器容量が300pFの ときENCが約7500であると予想できる。さらに、表 3.3.1.1より、最小電荷信号を電子数で表す と140000であることからSN比は約18となり、検出器容量300pF以下の場合はSN比10以上を達成 できると言える。しかし、設計時に予想されていたENCの値よりも大幅にENCが大きいことが分 かった。これは設計時のシミュレーションで、LTARS2014の周波数特性からのみノイズ量を算 出しており、外来ノイズや外部素子の影響を考慮していなかったことが原因と思われる。



図 3.3.18 ENC-検出器容量特性

.テストボード試験のまとめ

以上、4 項目の LTARS2014 評価結果より、ENC - 検出器容量特性以外の 3 項目について は、設計時想定していた仕様と一致していることが分かった。ENC - 検出器容量特性に関し てはシミュレーションよりも実測値のほうが、ENC が大きくなってしまったが、開発した 信号読み出しシステムを実装予定である二つの測定器では SN 比 10 以上を達成できること が確認できた。次代の LTARS 開発・設計の際には、外部素子及び外来ノイズ等の影響を考 慮した精度の高いシミュレーションが必要であると考える。

3.3.3. アナログボードの設計・製作

本項では3L小型気液二相アルゴンTPC測定器に実装する信号読み出しシステムのアナロ グ部を担うアナログボードの設計・製作・評価について説明する。

.アナログボードの全体構成

アナログボードは電荷信号読み出しパッドからの微小電荷信号を電荷電圧変換・増幅・ 整形を行う。さらに、増幅整形された電圧信号を差動信号に変換して、デジタルボードに 転送する。全体の構成は図 3.3.19のようになる。



図 3.3.19 アナログボード回路概略図

全 64 チャンネルの信号を処理するため、アナログボードには LTARS2014 を 2 枚実装して いる。

.アナログボードの回路設計

アナログボードの回路設計にはCadenceのCADソフトであるOrCADを使用した。以下から、 入力部から順に各部の設計について述べる。

・入力コネクタ

入力コネクタの回路図を図 3.3.20に示した。入力コネクタは全64チャンネルの信号を処 理するため、ピン数が70あるもの2つ用いた。余ったピンはGNDに落としている。



ESD対策回路

1チャンネル分のESD(静電気放電)対策回路を図 3.3.21に示す。LTARS2014をESDによる高い過渡電圧から保護するために、バリスタと三点ダイオードを信号入力配線上に実装した。



図 3.3.21 1チャンネル分の保護回路

• LTARS2014

ー枚のLTARS2014とその周辺回路の回路図を図 3.3.22に示す。アナログボードは全64チ ャンネルであるため、LTARS2014を二枚実装した。LTARS2014の上部には電源電圧の±0.9V から、LTARS2014のプリアンプやシェーパーアンプを動かすためのバイアス電圧(Vpre)や バイアス電流(Ipre1,Ipre2)を生成するための回路が実装されている。また、LTARS2014を ノイズから保護するためのバイパスコンデンサを周辺に実装した。



図 3.3.22 LTARS2014 とその周辺回路の回路図

・差動バッファ

本研究で開発している信号読み出しシステムは最終的にアナログボードをチェンバー内 の低温環境下に設置して、デジタルボードをチェンバー外に設置するため、アナログボー ドとデジタルボードはある程度の距離を置いて設置することになる。その場合、両ボード を接続するケーブルが長くなり、外来ノイズの影響を受けやすくなる。そこで、外来ノイ ズによる影響を抑えるため、アナログボードとデジタルボード間は差動信号を採用した。 差動信号は2本の信号線を用いて一つの信号を伝送する。この2本の信号の電位差を用いる ことで、2本の信号線に混入したノイズをキャンセルできる。そのため、シングルエンド信 号に比べてノイズに強い。

差動バッファの回路図を図 3.3.23に示す。今回はLTARS2014で十分な信号増幅がされて いるため、差動バッファのゲインは1に設定した。また、正入力端子にはLTARS2014からの 信号を入力して、負入力端子にはV_OFFSETと称して、外部抵抗で変更可能な直流電圧を入 力した。V_OFFSETにより、シングルエンド信号を差動変換するリファレンス電圧を変更す ることができる。例えば、今回のデジタルボードに実装してあるADC (analog to digital converter)の入力電圧は2Vp-pであるので、0V~2Vの範囲を測定する場合はリファレンス電 圧を1Vに設定する。-1V~+1Vの範囲を測定する場合はリファレンス電圧を0Vに設定する。



・差動バッファのリファレンス電圧用レギュレータ

差動バッファのリファレンス電圧設定用レギュレータを図 3.3.24 に示す。これは、前節 差動バッファで述べたリファレンス電圧(V_OFFSET)を生成するためのレギュレータで ある。リファレンス電圧の値は、図 3.3.24 下部にある 3.9kΩの外部抵抗 R1,R2 を変更す ることで調整可能である。



図 3.3.24 差動バッファのレファレンス電圧用レギュレータ

・±3.3V→±0.9Vレギュレータ

LTARS2014の駆動電圧を生成するためのレギュレータを図 3.3.25に示す。図 3.3.25の上 部のレギュレータがデジタルボードから送られてきた+3.3Vから+0.9Vを生成している。同図 の下部のレギュレータが同じくデジタルボードから送られてきた-3.3Vから-0.9Vを生成し ている。今回このようにデジタルボードの駆動電圧±3.3VからLTARS2014の s 駆動電圧± 0.9Vを生成可能にすることで、外部電源の数や電源ケーブルの本数を抑えることができる。 図には記載していないが、アナログボードにはジャンパーピンが実装されており、これに よってLTARS2014の駆動電圧±0.9Vを外部電源からの入力に切り替えることも可能である。 また、LTARS2014の駆動電圧±0.9Vを外部電源から供給する際も、デジタルボードを介して 供給される。



図 3.3.25 ±3.3V→±0.9V レギュレータの回路図

・出力コネクタ

出力コネクタの回路図を図 3.3.26に示す。出力コネクタは差動信号を伝搬するため、入 カコネクタとは異なり1チャンネルにつき二本の信号線が対応している。また、出力コネク タニつの内の一つはピン数が82と多くなっている。これは、デジタルボードがアナログボ ードの駆動電圧の供給源となっており、アナログボードの電源供給ラインを確保するため である。アナログボードの駆動電圧の他にも、デジタルボードから伝搬されるLTARS2014 の基礎特性を変更するDACコントロールの信号を入力するためのコネクタの役割も果たす。



図 3.3.26 出力コネクタ

.アナログボードの製作

本研究で設計したアナログボードの製作は、株式会社ジー・エヌ・ディーが行った。完成したアナログボードを図 3.3.27に示す。寸法は136mm×106mmであり、これはCERN3LとCERN311のフィードスルーの規格に合わせて製作した。信号線も間隔を揃えており、信号線の長さの差も可能な限り少なく配線されている。また、差動信号線は1チャンネル分のペア配線の長さ、間隔を揃えた。その他、ノイズ対策としてGNDベタがノイズのアンテナとならないよう、GNDスルーホールを基板の端や隙間等に等間隔であけてある。



図 3.3.27 開発したアナログボード

次に、アナログボードの各実装回路の配置図を図 3.3.28に示す。入力コネクタ側から、 保護回路が全64チャンネル分、LTARS2014が2枚、差動バッファが計32個、出力コネクタの 順に配置されている。そして、2枚のLTARS2014の間に各レギュレータが配置されている。 LTARS2014の周辺にはノイズカットのためのバイパスコンデンサが各電源配線につき1個以 上実装されている。また、高周波ノイズカットするためには、バイパスコンデンサを LTARS2014の極力近い位置に実装する必要があるため、LTARS2014付近のバイパスコンデン サは1mm×0.5mmのチップコンデンサを採用している。



図 3.3.28 開発したアナログボードの各実装回路の配置

3.3.4. アナログボードの動作試験・評価

評価試験ではアナログボードの動作確認を行い、測定結果をシミュレーション値及びテ ストボードでの測定結果と比較をして評価した。しかし、今回のアナログボードの動作試 験結果にて説明する内容は、3L小型気液二相アルゴン TPC 測定器での実装試験後に差動バ ッファの入力抵抗(LTARS2014 から見た負荷抵抗)を 1kΩから 100kΩに変更して再測定し たものである。また、差動バッファのゲインを1に保つため、帰還抵抗の値も 100kΩに変 更した。差動バッファの入力抵抗と帰還抵抗を図 3.3.29 に示す。

3L小型気液二相アルゴン TPC 測定器での実装試験の際には、LTARS2014 の入出力特性試験で測定された最大出力電圧(絶対値)より、アナログボードの最大出力電圧(絶対値) が小さくなった。LTARS2014 から出力される電流の大きさには限度があり、ある程度の負 荷抵抗の値がなくては設計通りの電圧を出力することが出来ない。これにより、LTARS2014 入出力特性試験で測定されたよりもダイナミックレンジが狭くなった。このダイナミック レンジが狭い問題を解決するため、3L小型気液二相アルゴン TPC 測定器での実装試験の際 は、応急処置的なアナログボードのパラメータを用いている。この問題と応急処置的に用 いたパラメータについては次節 3.4 にて詳しく説明する。



図 3.3.29 差動バッファの入力抵抗と帰還抵抗

アナログボードはテストボードと異なり電荷信号をあらかじめ生成して入力する必要が ある。そのため、のような電圧/電荷変換回路を実装した信号入力コネクタを製作した。信 号入力コネクタは検出器容量を実装しており、検出器容量別に複数枚製作した。



図 3.3.30 信号入力コネクタ

.テストパルス入力試験

アナログボードが正しく動作するか確認するために、テストパルスを入力し出力波形を 定性的に確認する。50fC の電荷信号を入力した際の出力波形を図 3.3.12 に示す。また、同 じく 50fC の電荷信号を入力した際のシミュレーション結果を図 3.3.13 に示す。これら二 つの図を比較するとピーキングタイムはどちらも 3us 程度であり、シミュレーションと実 測値が一致していることが確認できる。波高値に関してはシミュレーションよりも大きい 値ではあるが、アナログボードは正しく電荷電圧変換及び増幅整形できているといえる。



図 3.3.31 アナログボードの出力波形



図 3.3.32 LTARS2014 のシミュレーション

.入出力特性

次にアナログボードがどの程度までの大きさの入力電荷信号を、正しく増幅することが できるかを検証した。入力電荷を 10fC 間隔で-100fC~+100fC まで変化させて、出力波形の 波高値を確認した。アナログボードの入出力特性の測定結果とテストボードの入出力特性 の測定結果及びシミュレーション結果を図 3.3.33 に示す。

本研究で実装試験を行う予定の測定器で検出する電荷信号は負の電荷であるため、今回は負 側の特性についてのみ解説する。図 3.3.33 から、入力電荷信号が-90~0fC までは出力が異なる ため、信号量を判別可能であることがわかる。しかし、-90fC 以下の入力信号になると出力が約 -880mV で一定になり、信号量の判別ができない。そのため、アナログボードの最大入力電荷も



-90fC であることがわかり、テストボード試験時の結果、設計時の予想と一致している。

図 3.3.33 アナログボードの入出力特性

.コンバージョンゲイン・検出器容量特性

測定したコンバージョンゲイン - 検出器容量特性を図 3.3.34 に示す。アナログボードでの測定値とテストボードでの測定値、シミュレーション結果を比較する。すると、アナロ グボードのコンバージョンゲインがテストボードとシミュレーションの結果よりも約 10% 小さくなっていることがわかる。これは、LTARS2014 及びチャンネル等の個体差によるも のだと考えられる。



図 3.3.34 アナログボードのコンバージョンゲイン・検出器容量特性

.ENC·検出器容量特性

アナログボードのENC-検出器容量特性を図 3.3.35に示した。テストボードで測定した 結果とシミュレーション結果と比較すると、アナログボードでの測定結果はテストボード での測定結果のグラフを平行移動させたグラフになっている。この原因はテストボードと アナログボードの入力配線上の素子の違いと考えられる。つまり、アナログボードの入力 配線上には、ESD対策回路が追加されているため、そこから外来ノイズを拾ったと考えられ る。図 3.3.35より検出器容量が300pFのときSN比をテストボード試験時と同様に求めるとSN比 は約16となり、検出器容量300pF以下の場合はSN比10以上を達成できる。



図 3.3.35 アナログボードの ENC・検出器容量特性

アナログボード試験のまとめ

以上、4項目のアナログボード評価結果より、4項目全てにおいてテストボード試験時の 結果を再現することができた。ENC-検出器容量特性に関してはノイズが多くなってしまっ たが、3m×1m×1mの大型測定器で試験を行う上ではSN比10以上を達成可能であるため 問題ないことを確認した。

3.3.5. デジタルボードの設計・製作

本項では3L小型気液二相アルゴンTPC測定器に実装する信号読み出しシステムのデジタ ル部を担うデジタルボードの設計・製作・評価について説明する。デジタルボードはKEK ニュートリノグループとOpne ltが共同で開発した。
.デジタルボードの全体構成

デジタルボードはアナログボードから送られてきた差動信号を差動レシーバーによって 受けたのち、ADCによってアナログ信号をデジタル信号に変換する。その後、FPGAでデジ タル信号をPCで処理可能なフォーマットに変換して、PCへ送信する。よって、全体の構成 は図 3.3.36のようになる。



図 3.3.36 デジタルボード回路概略図

.デジタルボードの回路設計

デジタルボードの回路設計にはCadenceのCADソフトであるOrCADを使用している。以下 から、各部の設計について述べていくがデジタルボードの回路は膨大であるため、今回は デジタルボードの中でも重要な役割を果たす回路のみ解説する。

・差動レシーバー

3.3.3. 項の差動バッファで述べたように、本研究で開発している信号読み出しシステム は外来ノイズの影響を極力抑えるために、アナログボード、デジタルボード間に差動信号 を採用している。差動レシーバーの回路図を図 3.3.37 に示した。差動レシーバーはアナロ グボードからの差動 100Ω信号を受信する。よって、信号の反射を抑えるため終端抵抗 100 Ω (図中 R94)を入れている。なお、入力抵抗、帰還抵抗ともに 1kΩを実装しているため、 ゲインは 1 である。



37

• ADC

ADC の回路図を図 3.3.38 に示した。デジタルボードでは 64ch のアナログ信号を 12bit、 サンプリング周波数 2.5MHz でデジタル信号に変換する必要がある。そのため、8 回路入り の ADC を 8chip 実装した。使用した ADC はサンプリング周波数が 10MHz~40MHz で動作可 能であるが、今回は 20MHz で動作させた。そこからさらに、ADC データを 8 分の 1 に間引 いてデジタルボードのサンプリング周波数 2.5MHz に合わせている。



🔀 3.3.38 ADC

• FPGA

デジタルボードは ADC の制御や高速シリアル通信、また外部 NIM 信号をトリガーとして 扱うための信号処理や、PC との TCP 通信、その他にもデータのディレイ機能など、様々な デジタル処理が必要となる。しかし、新しいデジタル ASIC を開発するのはコストの面でも 開発の面でも効率が悪い。そのため、デジタルボードでは FPGA を採用している。FPGA は Field Programmable Gate Array という PLD(Programmable Logic Device)の一種である。 これは、ユーザーが何度も自由にデジタル回路を書き換えることができるため、自由度の 高い設計が可能である。チャンネル数やデータ量が増大している近年の検出器等の回路開 発でも頻繁に使用されている。デジタルボードでは Xilinx 社の 7 シリーズ FPGA を採用し た。また、その中でもコスト面、消費電力面に優れた Aritix-7 ファミリを採用した。使用 したパッケージは XC7A200T-2FFG1156C である。今回採用した FPGA のパッケージを図 3.3.39 に示す。



図 3.3.39 Artix-7 パッケージ (XC7A200T-2FFG1156C)

• PROM

FPGA はデジタルボードの電源を立ち上げるたびに、ファームウェアを書き込む必要がある。本来、ファームウェアの書き込みには FPGA 書き込み用のケーブルで PC と FPGA を接続する必要があり、大型の測定器で多数のデジタルボードの使用を考えた場合には大変手間がかかる。そこで、あらかじめメモリにファームウェアを保存しておき、デジタルボードの電源が入ると同時にファームウェアを書き込むことのできる機能を使用している。

・Ethernet コネクタ

デジタルボードは PC へのデータ転送に TCP 通信を使用している。また、FPGA のレジス タ値の変更など PC からのデータ送信のための UDP 通信も使用している。TCP 通信は、転送 速度は UDP 通信に比べて低速だが、順序制御や再送制御などを行えるため信頼性が高い。 UDP 通信は、転送速度は TCP 通信より高速だが、パケットロスをしても再送を行わないた め信頼性が低い。デジタルボードには Ethernet コネクタを 4 つ実装している。Ethernet ケ ーブルにはいくつか種類があり、デジタルボードには一般的な RJ-45 コネクタが 2 種類と光 ファイバーケーブル用の SFP (Small Form-factor Pluggable) ケージを 2 つ採用した。光フ ァイバーケーブルはノイズが非常に少なく、高速かつ大容量の通信が可能であり、磁場に 強いことがあげられる。液体アルゴン TPC 測定器では磁場は使用していないが、他の検出 器でも使用できるような汎用性を持たせるため、磁場耐性も重要である。



図 3.3.40 RJ・45型コネクタ(左、中央)とSFP(右)

・電源電圧供給用レギュレータ

デジタルボードでは、差動レシーバーや ADC、FPGA 等の各種電源が必要になる。デジタ ルボード自体に投入する電源は±3.3V であるため、計 5 つのレギュレータを用いて投入す る電圧を各種電源電圧まで降圧している。デジタルボードに必要な電源電圧を表 3.3.5.1 に 示した。

表	3.3.5.1	デミ	ジタルボー	ドに必要な電源電圧
---	---------	----	-------	-----------

電源電圧	使用用途
+3.3V	アナログボード、差動レシーバー、FPGA、etc
-3.3V	アナログボード、差動レシーバー、etc
+1.0V	FPGA
+1.2V	FPGA
+1.8V	ADC、FPGA、etc
+2.5V	FPGA

・NIM コネクタ

液体アルゴン TPC 測定器の粒子飛跡取得では、液体アルゴンに荷電粒子が入射した際に 発生するシンチレーション光を PMT により検出してトリガーとして利用する。信号読み出 しシステムではこのトリガーを検知して、そこから一定時間分の ADC 変換データを PC に転 送するため、PMT からの NIM 規格のトリガー信号を入力する必要がある。しかし、今回採 用した FPGA には NIM 規格の信号をサポートしていないため、FPGA の信号規格にレベルシ フトする必要があり、NIM 規格から LVTTL 規格に変換している。今回は NIM 規格で一般的 な LEMO コネクタを採用した。そして、使用用途の自由度を上げるために NIM 入力を 4 か 所、NIM 出力を 1 か所設けた。

・LED&スイッチ

今回、デジタルボードには4つのLEDとDIPスイッチを実装している。LEDの回路図を 図 3.3.41 に、DIPスイッチの回路図を図 3.3.42 に示した。これら、DIPスイッチ及びLED には、FPGAからの各信号を自由に割り当てることができる。そのため、DIPスイッチはデ ジタル回路の機能の切り替えやリセット等に使用可能である。また、LED は新たな機能の 追加時のデバック作業に非常に役に立つ。



🕱 3.3.41 LED



図 3.3.42 DIP スイッチ

.デジタルボードの製作

設計したデジタルボードの製作は株式会社ジー・エヌ・ディー様が行った。完成したデ ジタルボードの写真を図 3.3.43 に示す。寸法は 136mm×160mm であり、非常に集積度の 高い基板となっている。アナログボードと同じく差動信号線は間隔を揃えて、なおかつ信 号線の長さも揃えて配線している。また、ノイズ対策として GND ビアには等間隔で GND ス ルーホールを開けている。



図 3.3.43 開発したデジタルボード

次にデジタルボードの実装回路の配置について述べる。デジタルボードの実装回路の配置図を図 3.3.44 に示した。まず、差動レシーバーがアナログボードの差動バッファと同じ数の 32 個並んでいる。次に、差動レシーバーからのアナログ信号をアナログデジタル変換するための ADC が 8 個並んでいる。基板中央には ADC からのデジタル信号に様々な処理を加えるための FPGA が実装されている。配置図の右側には、外部インターフェースとして、RF-45 コネクタ、SFP コネクタ、LEMO コネクタ(入力用:4 個、出力用 1 個)が実装されている。また、その他のスペースには各実装回路の駆動電圧祖生成するためのレギュレータや LED、DIP スイッチ等が実装されている。



図 3.3.44 開発したデジタルボードの各実装回路の配置

3.3.6. デジタルボードの FPGA ファームウェアの開発

本項ではデジタルボードに実装するファームウェア(Verilog HDL で記述したプログラム)の設計について述べる。

.仕様

デジタルボードでは ADC とのデータ通信(高速シリアル通信)や制御(SPI 通信)、また、 データのバッファ、ディレイ及び PC との TCP 通信や外部トリガーの信号処理など様々なデ ジタルの機能が必要となる。そのため、デジタルボードには FPGA を実装しデジタル回路を 開発することにした。TCP 通信や UDP 通信には SiTCP という技術を利用する。SiTCP は高 エネルギー加速器研究機構の内田智久氏によって開発された FPGA を Ethernet に接続する 技術である [3]。近年の高エネルギー実験等の多チャンネル、高速データ収集のために転送 能力だけでなく、低開発コスト、低製造コストを目指して開発された。FPGA 内にユーザー 回路とともに実装できる回路規模(3000slice)でユーザーデータを TCP 通信により Ethernet の転送上限値で転送することが可能である。特徴として以下が挙げられる。

- ・ハードウェアで処理
- ・高速 TCP データ通信
- ・小さな回路規模
- ・外付け部品が少ない
- ・UDP を用いたスローコントロール機能
- ・UDP を用いたレジスタアクセス機能

次に今回開発したファームウェアの仕様を以下に示す。

- ・64ch 対応
- ・ADC からの高速シリアル通信
- ・サンプリング周波数 2.5MHz
- ・1event ごとに PC ヘデータ転送
- ・1event につき 4000sample/ch のデータ取得
- ・取得した ADC データを決められたフォーマットへ変換
- PC へのデータ転送には TCP 通信 (SiTCP 技術を利用)
- ・FPGA、ADC の制御には UDP 通信 (SiTCP 技術を利用)
- ・外部トリガーの処理
- ・トリガーを受信した瞬間から設定した sample 数だけ過去のデータを取得
- ・Ethernet ケーブルにて PC と接続
- ・Gigabit Ethernet 対応

.開発環境 Vivado

FPGAに実装するファームウェアの開発には、Xilinx社のVivado Design Suiteを使用した。 この開発環境はArtix-7を含む、Xilinx社先端 FPGA製品である 7seriesをサポートしている。



🗵 3.3.45 Xilinx Vivado Design Suite

.ファームウェアの構成

開発した 64ch 用ファームウェアは、Verilog HDL というハードウェア記述言語にてプログ ラミングした。また、64ch 用ファームウェアは前作の 32ch 用ファームウェアをベースにし て開発を行った。

簡単に開発した 64ch 用ファームウェアの動作を説明する。ADC は常にアナログデジタル 変換を行い、FPGA は高速シリアル通信によって ADC データを取得する。取得した ADC デ ータはリングバッファに書き込まれる。このリングバッファはチャンネルごとに 4000sample 分のデータを保持することができる。また、保持したデータを古いデータから 上書きしていく。つまり、リングバッファは 4000sample 分の過去のデータを保持し続ける。 外部トリガーを受信したら、設定した sample 数分だけの過去のデータを決められたフォー マットに変換して TCP 通信により PC に転送する。

開発した 64ch ファームウェアは機能別にモジュールを作成して、最上位のモジュールで 各モジュールを組み合わせる階層構造になっている。そして、最上位のモジュールが TOP module であり、各機能を持ったモジュールをつなぎ合わせたり、小規模な機能を組み込ん だりして全体のデジタル回路を構成している。TOP module の概略図を図 3.3.46 に示す。



図 3.3.46 TOP module の概略図

図 3.3.46 からもわかるように、開発したデジタル回路は大きく分けて 5 つのモジュールで 構成されている。これらのモジュールの機能は以下のようになっている。

Ring buffer

開発したデジタルボードは、ADC が常にデータ変換を行い FPGA で 4000sample/ch 分だ け過去のデータをバッファし続ける必要があった。そのためにデータを貯めておくバッフ ア領域のうち、終端と先端が連結され循環的に利用することのできる Ring buffer module を 構成した。この Ring buffer module によってチャンネルごとに 4000sample 分のデータを保 持することが可能となっている。

Data formatter

Ring buffer module から出力された ADC データは、後の取り扱いのしやすさを考慮して、 決められたフォーマットに変換する必要がある。この役割を担うのが Data formatter module である。Data formatter module によって変換した後のデータフォーマットを図 3.3.47 に示 す。



図 3.3.47 変換後のデータフォーマット

• SiTCP

Data formatter モジュールから出力されるデータは、TCP 通信にて PC に転送する必要が ある。その役割を担うのが SiTCP モジュールである。SiTCP モジュールは株式会社 Bee Beans Technologies(BBT)の WEB ページにて配布されているライブラリを、ユーザー回路に組み 込み論理合成、配置配線を行うことで生成される [4]。

SiTCP は Gigabit Ethernet での使用が可能であるが、前作 32ch 用ファームウェアでは 100Mbps までの Ethernet 規格で使用していた。しかし、今回は大型の測定器での使用を 考慮して、64ch 用ファームウェアでは Gigabit Ethernet 規格に設定した。

Register

デジタル回路やADCを外部からコントロールするために各種パラメータをPCから書き換 えることができるようにする必要がある。その役割を担うのが Register module である。 Register module は Ring buffer module 等のデジタル回路で使用する各種設定用のパラメ ータをまとめて保存しているが、デフォルトでこのパラメータはデジタル回路開発時に設 定した値になっている。この Register module は SiTCP module と接続されており、PC か ら RBCP shell にてアドレスと値を入力することで、UDP 通信を介し、そのパラメータ値 を書き換えること及び読み出すことが可能となっている。また SPI 通信を行う機能も実装 しており、このモジュールの SPI 信号線を ADC と接続することで、PC からの ADC レジ スタコントロールも可能にしている。以下に Register module のアドレスマップを示す。

Address	Contents	Default
0x05	Processing mode number:特に使用しない(2bit)	1
0x06	Window size: 1event のサンプル数(2byte)	4000
0x08	Delay:データディレイ数(2byte)	0
0x0A	Packet header ID (3byte)	12345
0x0D	Thinning ADC data:データ間引き間隔(1byte)	8
0x10	ADC select:ADC のチップセレクト(1byte)	0 (ADC1)
0x1??	ADC register: ADC のレジスタ	?

表 3.3.6.1 Register module のレジスタマップ

Trigger

本研究で開発したデジタル回路は内部クロック信号による同期回路であるため、非同期 信号である外部トリガーを扱うには、まず同期信号に変換し内部トリガー信号として確立 する必要がある。この役割を担うのが Trigger module である。

3.3.7. デジタルボードの動作試験・評価

次にデジタルボードの動作試験を行った。主な試験項目は以下の 6 項目である。本論文 では、これら 6 項目の内、起動確認試験、ADC テストパターン確認試験、アナログボード-デジタルボード連結試験の 3 項目について結果を述べる。

デジタルボード動作試験項目

- ·起動確認
- ・ネットワーク通信確認
- ・TCP 通信確認
- UDP 通信確認
- ・ADC テストパターン確認
- ・アナログボード-デジタルボード連結試験

.起動確認

デジタルボードの起動確認を行った。試験は、まずデジタルボードの電源電圧(±3.3V) を投入して、各レギュレータで生成した電圧値が正しいかどうか確認した。表 3.3.7.1 にレ ギュレータで生成した信号名とその予想電圧値及び測定電圧値を示した。この結果から、 各レギュレータは正しく動作しておりデジタルボードが正しく起動することを確認できた。

また、この試験中にデジタルボードの起動の際、±3.3Vを同時に投入すると-3.3V側に電流が多く流れてしまうことが分かった。幸いカレントリミットを設定していたため、デジタルボードの故障は免れたが、次代のデジタルボード製作の際はこの問題の改善が望まれ

る。今回は、+3.3V を先に投入して、-3.3V を後から投入することでこの問題を解決することとした。

レギュレータの信号名	予想電圧値	測定電圧値
VCCINT&VCCBRAM	1.0V	1.002V
VCCO	2.5V	2.527V
VCCAUX	1.8V	1.771V
MGTAVCC	1.0V	0.997V
MGTAVTT	1.2V	1.198V

表 3.3.7.1 各レギュレータの出力電圧値

.ADC テストパターン確認

デジタルボードに採用した ADC はテストパターンを出力する機能を備えている。今回は この機能を用いて、ADC からテストパターンを出力、TCP 通信にて送られてきたデータを ファイルに保存することで、開発したデジタル回路が正しく信号を伝達できているか確認 した。ADC のテストパターンと受信データを図 3.3.1 に示した。図の右上のパターンにつ いて解説する。まず、ADC からは 2 進数で 1010 1010 1010 のパターンを出力した。そして、 受信データを見ると、3.3.5. 項の Data formatter で述べたように、まず、Header から順に データが送られてきている。受信データの 2 行目に Header が表示されている。固定値であ る FFFF 5555 から、01、ID の 012345、データ長、トリガーカウントの順でデータが送ら れてきていることがわかる。3 行目からはデータ、つまり今回の場合は ADC のテストパタ ーン 0101 0101 が送られてきている。受信データは 16 進数で表示しているため、0aaa となっている。このことから、開発したデジタル回路が正しく信号を伝達できていること を確認した。



図 3.3.48 ADC テストパターンと受信データ

.アナログボード-デジタルボード連結試験

次にアナログボード-デジタルボード連結試験について述べる。この試験では、アナログ ボードの出力波形データをデジタルボードが正しく PC に転送できているか確認した。アナ ログボードとデジタルボードそれぞれの出力波形を図 3.3.49 に示した。出力波形が反転し ているが、これは本ボードの仕様によるものである。アナログボードとデジタルボードの 出力波形を比較すると、ピーキングタイムと波高値ともによい一致を示しており、デジタ ルボードは正しくアナログボードの出力波形データを PC に転送できていることを確認した。

また、アナログボード-デジタルボード連結試験においてアナログボードの駆動電圧(± 0.9V)をレギュレータにて生成するとノイズが大きくなってしまうことが分かった。そこで 外部電源にてアナログボードの駆動電圧を供給することにした。



図 3.3.49 アナログボードとデジタルボードの出力波形

デジタルボード動作試験のまとめ

デジタルボード動作試験をまとめると、デジタルボードは波形データを正確に PC に伝達 できていることが分かった。デジタルボードの問題点としては、電源投入時の問題が挙げ られた。今回、この問題は正負の電源投入のタイミングをずらすことで解決することとし た。次代のデジタルボードではこの問題を考慮した設計が望まれる。

3.4. 信号読み出しシステム実装試験・結果・考察

本節では、2015 年 12 月に CERN にて行った 3L 小型気液二相アルゴン TPC 測定器への 電荷信号読み出しシステム実装試験について述べる。この試験は、3m×1m×1m もの大型 気液二相アルゴン TPC 測定器への電荷信号読み出しシステム実装に向けて行われた。

3.4.1. 3L 小型気液二相アルゴン TPC 測定器のセットアップ

本項では、今回の信号読み出しシステムの実装試験で使用した 3L 小型気液二相アルゴン TPC 測定器について解説する。3L 小型気液二相アルゴン TPC 測定器の外部は図 3.4.1 の ようになっており、図 3.4.1 は液体アルゴンを容器内に注入しているときの様子である。ま た、図 3.4.1 の左上には本研究で開発した信号読み出しシステムが実装されている。



図 3.4.1 3L 小型気液二相アルゴン TPC 測定器

次に 3L 小型気液二相アルゴン TPC 測定器の内部について解説する。図 3.4.2 に 3L 小型 気液二相アルゴン TPC 測定器の内部の様子と各部構成を示した。上から順に、信号読み出 しストリップ (アノード)、LEM、アノードグリッド、フィールドシェーパー、カソード、 PMT の順で構成されている。また、液体アルゴン相はアノードグリッドと LEM の間まで であり、それより上は気体アルゴン相となる。



図 3.4.2 3L 小型気液二相アルゴン TPC 測定器の内部

本試験における各構成部品の印加電圧、距離、生成電界の関係を表 3.4.1.1 に示した。ここで注目すべきは、FFS・Cathode 間(ドリフト領域)の電界で、本来 500V/cm の電界を生成する予定であったが、カソードの放電により当初計画していた電圧を印加するとこができなかった。そのため、ドリフト領域の電界が 100V/cm の状態で試験を実施した。

各部名称	印加電圧[V]	各部名称	距離[cm]	電界[V/cm]
anode	0	Anode-LEM	0.2	5000
LEM up	-1000	LEMup-down	0.1	30000
LEM down	-4000	LEM-Anode grid	1.0	2000
Anode grid	-6500	Anode grid-FFS	0.5	100
FFS*	-6550	FFS-Cathode	20	100
Cathode	-8550			

表 3.4.1.1 3L 小型気液二相アルゴン TPC 測定器の内部生成電界

*FFS (First field shaper) はフィールドシェーパーの一段目、つまりアノードグリッドの すぐ下のフィールドシェーパーを表している。

ここで、ドリフト領域の電界が低いことによる影響を確認しておく。ドリフト領域の電 界が低いことで電離電子とイオンとの再結合の割合が増える。そのため、得られる電荷信 号量が小さくなることが分かっている。そこで、本試験で得られる最小電荷信号を再計算 すると次のようになる。ただし、今回の計算では液体アルゴンの純度による信号減衰を考 慮していない。 まず、イオンとの再結合を仮定しない場合の MIP による電離電子数は約 9000electron/mm であり、電荷に直すと 1.5fC/mm である。次に、ドリフト領域の電界が 100V/cm の条件で、電離電子のイオンとの再結合を考慮した場合、得られる電荷信号は 4/10 ほどの 0.6fC/mm となる。ここで、LEM による信号増幅(ゲイン~15)を考慮すると得ら れる電荷信号は 9.0fC/mm となる。3L 小型気液二相アルゴン TPC 測定器の信号読み出し ストリップの 1 チャンネル分のサイズは 3mm×3mm であるので、1 チャンネル分の信号 読み出しストリップが得る最小の電荷信号量は 9.0fC/mm×3mm で 27fC となる。最後に、 得られた電荷信号を信号読み出しシステムで読み取る際に、X 方向と Y 方向で二分するた め、信号読み出しシステムが得る最小電荷信号は 13.5fC となる。表 3.4.1.2 に更新した 3L 小型気液二相アルゴン TPC 測定器のパラメータを示す。

測定器名	CERN3L
電荷信号読み出し領域 (パッドのサイズ)	$0.1m \times 0.1m$
最大ドリフト長	0.2m
検出器容量	~100pF
1ch 当たりの信号読み出しパッドのサイズ	3mm×3mm
最小電荷信号(絶対値)	22.5fC→13.5fC
アナログボードの動作環境	常温

表 3.4.1.2 3L 小型気液二相アルゴン TPC 測定器のパラメータ

3.4.2. 信号読み出しシステムの実装試験

本項では、信号読み出しシステムの実装試験及び試験結果について述べる。本試験では 3L小型気液二相アルゴンTPC測定器に本研究で開発した信号読み出しシステムを実装して 宇宙線を検出できるか確認した。まず、本試験で用いたアナログボードの入出力特性につ いて解説する。3.3.3. アナログボードの動作試験・評価で少しふれたが、差動バッファの 入力抵抗(LTARS2014から見た負荷抵抗)の値が小さいことにより、区別できる電荷信号の 範囲が確保できない問題が発生した。しかし、CERNでの滞在時間と設備を考えると差動バ ッファの入力抵抗をすべて付け替えるのは現実的ではないと考えた。そこで、Iopa (default~60uA)というLTARS2014の三段のシェーパーのバイアス電流の値を小さくするこ とでゲインを小さくし、少しでも電荷信号を区別できる範囲を確保することとした。Iopa を2uAにした場合の入出力特性を図 3.4.3に示した。尚、この入出力特性は検出器容量100pF を装着して測定したものである。



図 3.4.3 Iopa=2uA 時の入出力特性@Cdet=100pF

図 3.4.4 は 3L 小型気液二相アルゴン TPC 測定器に信号読み出しシステムを実装した時の様子である。画像中央のシールドボックス内にアナログボードが実装されており、シールドボックスの左に実装されている基板がデジタルボードである。



図 3.4.4 実装後の信号読み出しシステム

以上のセットアップで宇宙線測定試験を行った。本試験で検出した宇宙線の内、2つの宇 宙線を再現したイベントを図 3.4.5 に示す。左上と右上の宇宙線、左下と右下の宇宙線はそ れぞれ同一の飛跡であり、X 方向(左)とY 方向(右)の飛跡から3次元の飛跡を再現する。図 3.4.5 をよく見ると、宇宙線の飛跡が途切れている部分がある。これは LEM に電圧 を印加している際、LEM が放電していまい、大量の電離電子が発生、信号読み出しシステムに大量の電荷信号が流れ込んでしまい、チャンネルが故障してしまったためである。そのため、アナログボードの ESD 対策を強化する必要がある。



図 3.4.5 測定した宇宙線

以上の結果から、本研究で開発した信号読み出しシステムは粒子の飛跡を再現できるこ とを確認できた。また、同時に様々な信号読み出しシステムの問題点も確認された。以上 の試験で確認された問題点に関しては次項でまとめることにする。

3.4.3. 本試験で見つかった問題点

本項では、以上の試験で見つかった問題点を確認しておく。以下に見つかった問題点を 優先順位の高い順に示す。

- ・アナログボードの電荷信号を区別できる範囲が確保できない
- ・アナログボードの保護回路の強化が必要
- ・アナログボードの駆動電圧源の違いによるノイズの違い
- ・デジタルボードの電源投入について

以上の問題点を踏まえ、信号読み出しシステムの改良を行った。尚、デジタルボードの問 題に関しては、電源投入のタイミングをずらすことで問題を解決することにしたため、回 路の改良は行っていない。

第4章 3m×1m×1m 大型気液ニ相式アルゴン TPC への実装試験

4.1. 概要

本章では3m×1m×1m大型測定器への実装に向けての信号読み出しシステムの開発について述べる。まず、信号読み出しシステムの3L小型気液二相アルゴンTPC測定器への実装試験で見つかった問題点の解決を行った。その後、アナログボードとデジタルボードをそれぞれ10枚製作して大型測定器実装に向けたアナログ-デジタル10枚読み出しシステムの 構築を行った。本章で説明する研究の流れは次のようになっている。

• 第一段階

3L小型気液二相アルゴン TPC 測定器への実装試験で見つかった問題点の解決

• 第二段階

問題点を解決した基板を10枚製作してそれぞれの動作試験を行う

第三段階

10 枚同時読み出しシステムの構築

• 第四段階

3m×1m×1m 大型測定器への実装試験

第一段階から第三段階まで流れについて本章では詳しく解説していく。第四段階の実施 に関しては現在 CERN の WA105 グループとスケジュールを調整中である。

4.2. 3m×1m×1m 大型気液二相式アルゴン TPC からの要求

3m×1m×1m 大型気液二相式アルゴン TPC は CERN の WA105 グループによって現在 建設中の測定器である。この測定器も LEM を用いた信号増幅をしており、ニュートリノ事 象の微小な信号を増幅することで、ノイズに強い測定器になっている。ここで、本測定器 のパラメータについて確認しておく。本測定器のパラメータを表 3.4.3.1 に示す。本測定器 の信号読み出し領域は 3m×1m(X、Y 情報)であるが、実装試験にて使用する領域は 1m ×1m の領域である。最大ドリフト長は 1m(Z 情報)である。また、1 チャンネル当たり の信号読み出しパッドのサイズは 3mm×3mm と非常に小さく、チャンネル数は 320×320 (Xch、Ych) と非常に多い。信号読み出しシステム 1 チャンネルあたりが得ることのでき る最小電荷信号は 22.5fC と大きい。

測定器名	3m×1m×1m 大型測定器
電荷信号読み出し領域(使用予定領域)	$3m \times 1m$ ($1m \times 1m$)
最大ドリフト長	1m
検出器容量	~300pF
1ch 当たりの信号読み出しパッドのサイズ	3mm×3mm
信号読み出しパッドのチャンネル数	320×320 (Xch \times Ych)
最小電荷信号(絶対値)	22.5fC
アナログボードの動作環境	-184°C

表 3.4.3.1 3m×1m×1m 大型気液二相アルゴン TPC のパラメータ

4.3. 信号読み出しシステムの改良・動作試験

本節では、信号読み出しシステムの改良及び動作試験について述べる。3L 小型気液二相 アルゴン TPC への実装試験で見つかった問題を解決するべく、アナログボードの改良を行 った。さらに、大型測定器への実装試験に向けて、アナログボードの低温試験を実施した。 また、デジタルボードにも新機能を追加した。

4.3.1. アナログボード V2(改良版)の設計・製作

本節では、3L小型気液二相アルゴン TPC 測定器への実装試験で見つかったアナログボードの問題点の解決するための、アナログボードの改良について述べる。ここでアナログボードの現在の問題点について確認しておく。アナログボードの問題点は優先純度の高い順に以下のようなものがあった。

- ・アナログボードの電荷信号を区別できる範囲が確保できない
- ・アナログボードの保護回路の強化が必要
- ・アナログボードの駆動電圧源の違いによるノイズの違い
- これらの問題点を解決するために、アナログボードの改良を行った。

.アナログボード V2 の回路設計

今回はアナログボードの回路の変更点のみ信号入力側の回路から順に説明していく。尚、 問題点の一つであったアナログボードの駆動電圧をレギュレータで生成するとノイズが大 きくなる問題に関しては、アナログボードの駆動電圧を外部から供給することにした。よ って、アナログボードの駆動電圧生成用レギュレータは、アナログボード V2 の回路では 排除している。

・ESD 対策回路の改良

アナログボードの問題点の一つに高い過渡電圧から LTARS2014 を保護できないという ことがあった。3L小型気液二相アルゴン TPC 測定器での実装試験では、LEM が放電した際、 一度に大量の電荷信号が回路に流れ込んだことで、LTARS2014 の一部のチャンネルが破壊 されてしまった。そこで、WA105 グループですでに実績のある ESD 対策回路を採用した。 改良後の ESD 対策回路を図 4.3.1 に示す。前アナログボードからの変更点としては、図 4.3.1 の厚膜抵抗器 (R489) と積層セラミックコンデンサ (C460) が追加され、TVS ダイオ ード (D3) が変更されている。TVS ダイオードの漏れ電流によって LTARS2014 の入出力特 性が変化するため、TVS ダイオードは型番の中でも漏れ電流が少ないものを実装した。また、 積層セラミックコンデンサの容量が、コンバージョンゲイン - 検出器容量特性に影響を及 ぼすため、極力影響の少ない容量の大きいものを実装した。今回の変更点の ESD 対策素子 の選定に関しては付録 8.3. に詳しい情報を記載した。



・LTARS2014のテストピン入力用抵抗の追加

テスト入力機能はテストピン (図 4.3.2 中の TP) に信号を入力することで、信号を LTARS2014 の全チャンネルに送ることができる機能である。そして、本研究ではこのテ ストピンへの信号をデジタルボードから供給することにした。しかし、デジタルボードか らくる信号は high level が 3.3V で Low level が 0V であるので、LTARS2014 への入力信 号としては信号量が大きすぎる。そこで、high level の 3.3V を抵抗により分圧して high level が 50mV の入力信号を生成することとした。その分圧抵抗をアナログボードに追加し た。図 4.3.2 にテスト入力用分圧抵抗を追加した回路図を示す。



図 4.3.2 テスト入力用抵抗の追加

・差動バッファの入力抵抗と終端抵抗の変更

アナログボードの問題点の一つに LTARS2014 から見た負荷抵抗、つまり差動バッファ の入力抵抗の値が小さいため、ダイナミックレンジが確保できない問題があった。そこで、 LTARS2014 負荷抵抗を変更してシミュレーションを行った。そのシミュレーション結果を に図 4.3.3 示す。差動バッファの入力抵抗の値を出力に影響を及ぼさないかつその中でも抵 抗値が低い 10kΩに変更した。抵抗値を低くした理由は、抵抗値が高いと差動バッファの周 波数特性が悪くなるためである。また、差動バッファのゲインを 1 に保つため差動バッフ ァの終端抵抗の値も 10kΩに変更している。図 4.3.4 に入力抵抗と終端抵抗変更後の差動バ ッファの回路図を示した。



図 4.3.3 負荷抵抗を変化させた入出力特性@シミュレーション



図 4.3.4 入力抵抗と終端抵抗変更後の差動バッファ

・差動バッファのレファレンス電圧の生成電圧の変更

図 4.3.5 に差動バッファのレファレンス電圧の生成電圧の変更した回路図を示した。差動 バッファのリファレンス電圧の値は、レギュレータ回路図の下部にある 3.9k Qの外部抵抗 R1,R2 を変更することで調整可能であった。アナログボード V2 では、この二つの抵抗に接 続されている電圧を±3.3V から±1.2V に変更することにした。これは、LTARS2014 が出 力する電圧値は 1V から・1V の間であるので、+3.3V から・3.3V の間でレファレンス電圧の 変更をすることがないためである。また、図 4.3.6 に±3.3V から±1.2V の電圧を生成する レギュレータの回路図を示した。



図 4.3.5 差動バッファのレファレンス電圧用レギュレータ





・テスト入力ピン用配線を追加した出力コネクタ

アナログボード V2 ではテストピンへの信号をデジタルボードから供給することにした。 そこで、デジタルボードからくる信号を伝達するための信号線を出力コネクタ上に確保し た。テスト入力ピン用配線を追加した出力コネクタの回路図を図 4.3.7 に示した。



図 4.3.7 テスト入力ピン用配線を追加した出力コネクタ

.アナログボード V2 の製作

設計したアナログボード V2 の製作は、株式会社ジー・エヌ・ディーが行った。アナログ ボード V2 では、保護回路を強化したことにより、電荷信号入力配線上の素子が増えてしま った。そのため、アナログボード V2 の基板のサイズの変更をすることになった。しかし、 3m×1m×1m 大型気液二相アルゴン測定器側の要請で、基板のサイズには横幅は 136mm で縦幅は 150mm に収めるという制限があった。そこで、アナログボード V2 の入力配線側 の追加素子のレイアウトと配線を再考した。アナログボード V2 の入力配線側の基板レイア ウトを図 4.3.8 に示す。追加素子のレイアウトはノイズを避けるため、配線を短くすること と、ビアをあまり通さないことを重視して考えた。



図 4.3.8 アナログボード V2 の入力配線側の基板レイアウト

製作したアナログボード V2 を図 4.3.9 に示す。アナログボード V2 は試作ボードを含め て計 12 枚製作した。寸法は 136mm×140mm となり、3m×1m×1m 大型気液二相アルゴ ン測定器側の要請を満たすことができた。また、アナログボード V2 では、ノイズ対策のた めの GND スルーホールの数を増やしている。



図 4.3.9 開発したアナログボード V2

アナログボード V2 の各実装回路の配置図を図 4.3.10 に示した。図より、保護回路の実 装領域が広くなっていることがわかる。追加した保護回路はより高い電圧から保護するた めに、実装素子が大きいサイズのものになっている。



図 4.3.10 開発したアナログボード V2 の各実装回路の配置

4.3.2. アナログボード V2 の常温動作試験

今回の動作試験ではアナログボード V2 の入出力特性、コンバージョンゲイン-検出器容量 特性、ENC-検出器容量特性の三項目についての試験を常温で行った。そして、測定結果か ら 3m×1m×1m 大型測定器で宇宙線信号を検出可能であるか評価した。3m×1m×1m 大 型測定器実装試験では低温環境下で本基板を使用するが、本基板 12 枚全ての低温試験を行 うのは、1 枚当たりの低温試験にかかる時間を考えても現実的ではない。そこで、常温で本 基板が動作するか評価した。また、動作試験ではシミュレーションとの比較を行っていな い。現在のシミュレーション環境では、LTARS2014 のみの動作しか予測することができな い。つまり、保護回路による影響を考慮できない。前作のアナログボードでは保護回路に よる LTARS2014 の動作への影響が少なかったため、シミュレーションとの比較を行ったが、 アナログボード V2 では保護回路により LTARS2014 の特性が大きく変わっている。そこで、 シミュレーションとの比較を避けている。また、試作アナログボード V2 (2 枚) を含める と計 12 枚の基板を製作した。計 12 枚の基板には番号を振っており、試作基板 2 枚を no.1, no2 とし、残りの 10 枚を no.3 から no.12 として区別している。動作試験はすべての基板で 行っているが、結果が多すぎるため、本節では no.3 の基板の X チャンネル側 (0ch~31ch) の内、0ch~7ch についての結果を表示している。

.入出力特性

測定した入出力特性を図 4.3.11 に示した。尚、この入出力特性は検出器容量 220pF を想定した時の結果である。3m×1m×1m 大型測定器で検出する電荷信号は負の電荷であるため、今回は負側の特性についてのみ解説する。入力電荷信号が-90fC ~0fC までは出力が異なるため、信号量を判別可能であることがわかる。しかし、-90fC 以下の入力信号になると出力が約-750mV で一定になり、信号量の判別ができない。そのため、アナログボード V2 (検出器容量 220pF の場合)の最大入力電荷は-90fC であることがわかる。



図 4.3.11 入出力特性

.コンバージョンゲイン・検出器容量特性

測定したコンバージョンゲイン・検出器容量特性を図 4.3.12 に示した。テストボードとア ナログボードのコンバージョンゲイン・検出器容量特性は線形性のあるグラフであったが、 本基板では曲線のグラフになっていることがわかる。これは、ESD 対策素子の一つとして 本基板から実装された積層セラミックコンデンサの影響である。



図 4.3.12 コンバージョンゲイン・検出器容量特性

.ENC - 検出器容量特性

測定した ENC-検出器容量特性を図 4.3.13 に示した。3m×1m×1m 大型測定器から得られ る最小電荷信号を電子数で表すと 140000electron である。さらに、3m×1m×1m 大型測定器で は検出器容量が約 300pF になると予想されている。よって、3m×1m×1m 大型測定器で SN 比 10 以上を達成するためには、検出器容量 300pF で ENC が 14000 以下であればよい。図 4.3.13 を見るとほとんどのチャンネルは検出器容量が 300pF のとき ENC が 14000electron 以下で あるため、SN 比 10 を達成できている。しかし、CH3 と CH5 は、検出器容量が 300pF で ENC が 15000electron 程と予想できるため、本研究での SN 比の目標値としていた SN 比 10 以上 を達成できてない。このようなノイズの多いチャンネルは試験本番で使用する予定である 10 枚 (no.3 から no.12)、全 640 チャンネルの内、44 チャンネルで確認されている。この ノイズをチャンネルの個性とするのか、それとも別の要因があるのか 3m×1m×1m 大型測定 器での試験までに調査する必要がある。



図 4.3.13 ENC-検出器容量特性

4.3.3. アナログボード V2 の低温動作試験

3m×1m×1m 大型測定器では、アナログボードが低温環境下に設置される。そこで、ア ナログボード V2 の低温動作試験を行った。低温試験のセットアップを図 4.3.14 に示す。 図中の左には動作試験のための測定器具が並んでいる。中心には低温容器と冷凍器を設置 している。真空ポンプにて低温容器内部を真空引きする。その後、低温容器内部にアルゴ ンガスを注入して、冷凍器にて・184℃の低温環境下に近づける。低温容器内部の温度は図 中右の温度モニターによって観察する。低温容器内部の様子を図 4.3.15 に示す。 LTARS2014 パッケージ上、また、アナログボード V2 付近には温度センサーが設置されて いる。差動ケーブルと LEMO ケーブルはフィードスルーにより容器外部の測定器具と接続 されている。



図 4.3.14 アナログボード V2 低温試験のセットアップ



図 4.3.15 低温容器内部の様子

.入出力特性

低温試験にて測定した検出器容量別の入出力特性を、それぞれ図 4.3.16~図 4.3.19 に示 す。測定結果より、常温時と低温時(\cdot 116℃, \cdot 143℃, \cdot 162℃)のコンバージョンゲインと 負側の出力電圧の下限値が異なっていることがわかる。この原因は、低温時には TVS ダイ オードの漏れ電流が減少しているためだと考えられる。ダイオードの漏れ電流の大きさは、 接合部の温度に依存しており、低温であるほど減少することが知られている。また、3m× $1m \times 1m$ 大型測定器の検出器容量は 300pF と見込まれている。このことから、3m×1m× 1m 大型測定器の実装試験では、ダイナミックレンジが・300fC ほど確保できることを確認 した。





図 4.3.17 低温時の入出力特性@Cdet=100pF



図 4.3.18 低温時の入出力特性@Cdet=220pF



図 4.3.19 低温時の入出力特性@Cdet=470pF

.コンバージョンゲイン・検出器容量特性

低温試験にて測定したコンバージョンゲイン - 検出器容量特性を図 4.3.20 に示す。測定 結果より、常温時と低温時(-116℃, -143℃, -162℃)のコンバージョンゲインが異なって いることがわかる。この原因は、低温時に TVS ダイオードの漏れ電流が減少しているため だと考えられる。



図 4.3.20 低温時のコンバージョンゲイン・検出器容量特性

.ENC - 検出器容量特性

低温試験にて測定した ENC-検出器容量特性を図 4.3.20 に示す。測定結果より、低温容器 内の温度が下がるほどのノイズが増加することがわかった。この原因は今後の検討課題で ある。アナログボードには LTARS2014 以外にも様々な素子が実装されているため、この問 題の原因を絞り込むためにもテストボードを用いた(入力配線上の素子及び差動バッファ を排除した)低温試験が望まれる。



図 4.3.21 低温時の ENC - 検出器容量特性

4.3.4. デジタルボードへの新機能追加・動作試験

3m×1m×1m 大型気液二相アルゴン TPC への実装試験に向けて、FPGA のファームウ ェアを変更しデジタルボードに DAC コントロール機能と呼ばれる RBCP shell によって、 LTARS2014 の基礎特性を変更できる機能を追加した。

.DAC コントロール機能の開発・動作試験

デジタルボードの機能の一つとして DAC コントロール機能の追加を行った。DAC コン トロール機能とは、あらかじめ LTARS2014 に実装していた機能であり、LTARS2014 にデ ジタルボードから特定のパルス信号を入力することで、LTARS2014 のパラメータを変更す ることができる。今回はデジタルボードから特定のパルスを出力するためのデジタル回路 の開発を行った。

DAC コントロールの入力パルスについて図 4.3.22 に示した。LTARS2014 の変更できる パラメータは3つある。まず、Voffrefの値を±100mVの間で変更可能である。そして、テ スト入力ピンを有効にすることができる。テスト入力機能はデジタルボードからテスト信 号を LTARS2014 の全チャンネルに送ることができる機能である。この機能があることに より、信号が検出されなかった際にその原因が LTARS2014 以前つまり検出器側にあるの か、LTARS2014 以降つまり信号読み出しシステム側にあるのか、問題を切り分けることが できる。また、ゲインブーストを無効にできる。ゲインブーストを無効にすることで、 LTARS2014 ゲインを小さくすることができる。

次にLTARS2014のパラメータを変更するために必要なパルス信号について述べる。DAC コントロールは、CLK、SDI、STRI と呼ばれる3つのパルス信号を用いてパラメータを変 更する。まず、LTARS2014の1チャンネルあたりに8bit(図 4.3.22のDAC[7:0])の情報 を送ることができる。そのうち、DAC[3:0]に Voffrefの情報、DAC[5]にテスト入力ピンの 情報、DAC[6]にゲインブーストの情報を割り当てている。DAC[4]とDAC[7]は未使用であ る。これらの情報を伝達するのが SDI と呼ばれる信号であり、シリアル信号により 64ch 分の情報を下位 bit から伝達する。CLK は STRI が high になった瞬間から 512 クロック

(8bit×64ch 分)刻み始める。また、SDI も CLK と同時に刻み始めて SDI の値は CLK の 立ち上がりで読み取り、STRI を high の状態に維持することで SDI から読み取った値を保 持する。



図 4.3.22 DAC コントロール機能

デジタルボード側から CLK、SDI、STRI の信号を出力できるように FPGA のファーム ウェアに機能を追加した。図 4.3.23 に DAC コントロールの設計概略図を示した。まず、 Register module 上に SDI の情報 (DAC[511:0]) を貯めこむレジスタ (0x1C) を設けた。 そして、LTARS2014 のチャンネルごとにパラメータを変更できるようにするため、チャン ネルを指定するレジスタ (0x1B) を設けた。また、DAC コントロール機能すべてを RBCP shell から動作可能にするためにレジスタ 0x1D にアクセスすることで、CLK、SDI、STRI の出力を開始できるように設定した。更新した Register module のレジスタマップを表 4.3.4.1 に示す。表 4.3.4.1 の赤字の部分が追加したレジスタである。

DAC コントロールの使い方について述べる。まず、チャンネルをレジスタ 0x1B に指定 して、その後、書き込みたい値を 0x1C に入力、最後にレジスタ 0x1D にアクセスすること
で、LTARS2014 へ信号を出力することができる。



図 4.3.23 DAC コントロール機能の設計概略図

Address	Contents	Default
0x05	Processing mode number : 特に使用しない(2bit)	1
0x06	Window size: 1event のサンプル数 (2byte)	4000
0x08	Delay : データディレイ数(2byte)	0
0x0A	Packet header ID (3byte)	12345
0x0D	Thinning ADC data:データ間引き間隔(1byte)	8
0x10	ADC select: ADC のチップセレクト(1byte)	0 (ADC1)
0x1??	ADC register: ADC のレジスタ	?
0x1B	DAC コントロールレジスタのアドレス指定	0
0x1C	DAC コントロールレジスタの値指定	0
0x1D	DAC コントロールレジスタの値をシリアル信号で出力	0

表 4.3.4.1 Register module のレジスタマップ (更新)

開発した DAC コントロール機能の動作試験を行った。今回は変化が分かりやすいため、 ゲインブーストを用いて動作試験を行うことにした。ゲインブーストを 1ch から順に off、 on、off、on と交互に 64ch 分設定して、デジタルボードから CLK、SDI、STRI の信号を 出力して、正しい信号が出力されているか確認した。その後、LTARS2014 の出力も確認し て、実際に LTARS2014 のパラメータが変更できているのか確認した。図 4.3.24 に本試験 時のデジタルボードの出力を示した。ゲインブーストをオフにするには SDI の DAC[6]が high、つまり CLK の 7 番目の立ち上がりの際に SDI が high になっていれば、ch1 のゲイ ンブーストをオフにできる。図 4.3.24 を見ると、CLK の 7 番目の立ち上がりの際に SDI が high になっており、DAC コントロールは正しく動作していることを確認できた。

次に同じ信号を入力した際の LTARS2014 の出力を確認した。LTARS2014 の出力を図 4.3.25 に示す。図 4.3.25 は左上から右下にかけて ch1, ch2, …, ch32 までの出力を表示し ている。図 4.3.25 を見るとゲインブーストをオフにした奇数番のチャンネルはゲインか小 さいため出力がノイズに埋もれている。ゲインブーストをオンにしている偶数番のチャン ネルは出力がノイズに埋もれることがなく鮮明に波形が表示されている。この結果から、 LTARS2014 のパラメータを正しく変更できていることを確認した。



図 4.3.24 DAC コントロール動作試験 デジタルボード出力



図 4.3.25 DAC コントロール動作試験 LTARS2014 の出力

4.4. アナログ - デジタル 10 枚同時読み出しシステムの構築

本節では3m×1m×1m 大型気液二相アルゴン測定器に実装するためのアナログボードとデジタルボードをそれぞれ 10 枚ずつ用いた 10 枚同時読み出しシステムの構築について述べる。

4.4.1. NIM 分配器の開発・動作試験

本項では複数枚のデジタルボードを使用する際に必要となる NIM 分配器の開発・動作試 験について述べる。NIM 分配器はデジタルボード複数枚読み出しの際のデジタルボード複 数枚の同期する際に必要となる。図 4.4.1 にデジタルボード 10 枚の同期案を示す。デジタ ルボード 10 枚の内、一枚から内部クロックを取り出し、今回開発する NIM 信号分配器で 10 の信号に分ける。その後、10 枚のデジタルボードを分配した 10 の外部クロックで動作 させることで 10 枚のデジタルボードを同期させることが可能となる。また、PMT から検出 される外部トリガーも NIM 信号分配器で 10 枚のデジタルボードに分配する。今回は、コン パクトかつデジタルボードの駆動電圧で動作する NIM 分配器の開発を行った。



図 4.4.1 デジタルボード 10 枚の同期案

.NIM 分配器の全体構成

NIM分配器はNIM規格(high level 0V, low level -0.8V)の信号の分配を行う。全体の構成を 図 4.4.2に示した。動作を簡単に説明する。まず、NIM規格で入力された信号をLVPECL規格 (high level -0.9V, low level -1.7V)の12の信号に分配する。その後、LVPECL規格分配された 信号を12個のLVPECL/NIM変換器でNIM規格に直して出力することで、NIM規格の信号を分 配する。



図 4.4.2 NIM 分配器の構成図

.NIM 分配器の回路設計

NIM分配器の回路設計にはCadenceのCADソフトであるOrCADを使用した。以下から各部の設計について述べる。

・電源周辺の回路

電源周辺の回路を図 4.4.3 に示した。NIM 分配器の駆動電圧は-3.3V であり、NIM/LVPECL 分配器の駆動電圧である-2.5V を生成するためのレギュレータが実装されている。また、過 電流対策のフューズが実装されている。



図 4.4.3 電源周辺の回路

・NIM/LVPECL 分配器

NIM/LVPECL 分配器の回路図を図 4.4.4 に示す。この回路によって、NIM 規格の信号を、 LVPECL 規格の 12 の信号に分配している。



図 4.4.4 NIM/LVPECL 分配器

・LVPECL/NIM 変換器

LVPECL/NIM 変換器の回路図を図 4.4.5 に示した。この回路よって LVPECL 規格の信号を CML 規格(high level VCC, low level VCC-0.8V)の信号に変換可能である。よって、VCC ピン を GND に落とすことで、NIM 規格の信号に変換することが可能である。



図 4.4.5 LVPECL/NIM 変換器

.NIM 分配器の製作

本研究で設計した NIM 分配器の製作は、株式会社ジー・エヌ・ディーが行った。NIM 分 配器のレイアウトは図 4.4.6 のようにお願いした。また、分配した差動信号線の長さは 5mm 以内に収まるように製作していただいた。完成した NIM 分配器を図 4.4.7 に示す。基板の 寸法は 75mm×75mm と非常にコンパクトな基板となった。



図 4.4.6 NIM 分配器のレイアウト



図 4.4.7 開発した NIM 分配器

.NIM 信号分配器の動作試験

次に NIM 信号分配器の動作試験について述べる。デジタルボードの内部クロックと同じ 周波数の 50MHz のクロックを開発した NIM 信号分配器に入力して、NIM 規格で正しく分配 できるか試験した。本試験の様子を図 4.4.8 に示した。図 4.4.9 に 50MHz のクロックを入 力した際の出力波形を示した。使用したオシロスコープの入力コネクタが 4 か所しかない ため、今回は 4ch 分のみの結果を表示している。出力波形より、NIM 規格(high-level 0V, low level -0.8V)かつ 50MHz の信号が出力されていることがわかる。また、4 つの出力波形 に位相のずれもないことから、開発した NIM 信号分配器は正しく動作しているといえる。



図 4.4.8 NIM 信号分配器の動作試験の様子



図 4.4.9 NIM 信号分配器の出力波形

4.4.2. 大型測定器用信号読み出しシステムのセットアップ

最終的に完成した大型測定器用信号読み出しシステムが図 4.4.10 のようになる。まず、 測定器から得られる X チャンネル、Y チャンネルそれぞれ 320 チャンネル分の電荷信号を、 アナログボード V2 を 5 枚ずつ使用して電荷信号の増幅整形を行う。その後、増幅整形され た信号は、デジタルボードに差動信号に変換されて伝送される。デジタルボードでは、NIM 分配器によって分配された PMT トリガーをきっかけとして Ring buffer module に保存され ていた電荷信号情報を取得する。その後、電荷信号情報を Data formatter module によって 決められたフォーマットに変換した後、PC に Ethernet を通じて伝送する。また、各デジタ ルボードは NIM 分配器で分配した内部クロックによって動作させることで、同期している。



図 4.4.10 大型測定器用信号読み出しシステム

第5章 まとめ・今後の展望

本研究では大型アルゴン測定器用信号読み出しシステムの開発を行った。まず、大型測 定器から要求される、低ノイズ、低温で安定した動作をする、多チャンネル、低コストと いう条件を満たす ASIC (LTARS2014)を開発した。LTARS2014 専用のテストボード(評価 基板)を製作して、3m×1m×1mの大型測定器で十分な SN 比で電荷信号を読み出すことが できることを確認した。LTARS2014 を 2 枚用いたアナログボードと FPGA を実装している デジタルボードを製作してテストボードで得た結果を再現できることを確認した。 3m×1m×1mの大型測定器実装試験に向けた予備試験として 3L 小型アルゴン測定器への実 装試験を実施した。この試験で開発した信号読み出しシステムが宇宙線の飛跡を再現する ことができることを確認した。また、同時に ESD 対策が必要である等のアナログボードの 問題点も見つかった。そこで試験後、見つかった問題点を解決した改良版アナログボード V2 を開発した。アナログボード V2 では大型アルゴン測定器での使用を想定した低温試験 を常温試験と伏せて実施した。そこでの試験結果から、低温時の方が、ノイズが大きくな ることが判明した。この問題については今後の検討課題となっている。

3m×1m×1m 大型アルゴン測定器への実装試験に向けて、アナログボード V2 とデジタル ボードをそれぞれ 10 枚ずつ製作した。また、デジタルボード 10 枚の同期及び PMT トリガ ーの分配に使用するための NIM 分配器を開発・製作して、全 640 チャンネル分の信号読み 出しシステムを完成させた。

今後の展望として、3m×1m×1m 大型アルゴン測定器への実装試験での宇宙線測定と低温 試験時のノイズ増加の問題の解決が考えられる。また、同時にさらに大型の測定器である 6m×6m×6m 大型アルゴン測定器で使用するための新たな ASIC(次世代の LTARS)の開発 も必要となる。

81

第6章 謝辞

本研究を行うにあたり、非常に多くの方々にご指導、ご協力をいただきました。この場 を借りて、御礼申し上げます。学部4年次から修士2年までの三年間の研究生活を楽しく 過ごすことが出来たのも皆様のおかげです。心から感謝いたします。

指導教官である成田晋也先生には、本研究を行うきっかけをいただきました。私が学部 4年のころから KEK へ行くためのサポートをしていただきました。また、私の KEK での生 活や体調のことを気遣って頂きました。根岸健太郎先生には、一年という短い間でしたが プログラミングや解析についての知識など様々なことを教えていただきました。心より感 謝いたします。

KEK ニュートリノグループの皆様には、研究面でのサポートや、KEK まで通うための旅 費や、研究費用など様々なサポートをしていただきました。本当にありがとうございまし た。長谷川琢哉先生には、液体アルゴン TPC 測定器の信号読み出し回路の開発といった研 究の場を与えていただいたのみならず、私の研究についての疑問や、その他 KEK での生活 面の疑問などに対して優しく教えていただきました。坂下健先生には、毎日のように一緒 に研究を手伝って頂きました。本研究についての基礎知識や私が疑問に感じたことなど、 様々なことを教えていただきました。笠見勝祐様には、研究を行う上での設備の準備や低 温試験などの様々な測定器具を用いた試験などを手伝って頂きました。また、中平先生、 仲吉先生、小林先生には本当にお世話になりました。本研究をやり遂げることが出来たの は皆様のおかげです。KEK ニュートリノグループの皆様に心より感謝いたします。

Open-it の皆様には、回路に関してのご指導を頂き、また本研究を最後までサポートして いただきました。本当にありがとうございました。田中真伸先生には、電子回路のことに ついて基礎的な部分について非常に多くの知識を教えていただきました。また、研究で行 き詰った時など的確なアドバイスを頂きました。内田智久先生には、主にデジタル回路に ついてご指導を頂きました。何も知識がない私に対して、すぐに答えを与えるのではなく、 ヒントを与えるという形で、私が成長するために必要な考え方や知識を身につけさせてい ただきました。千代浩二先生には、DAQ ソフトウェアについての知識を教えていただきま した。島崎先生には、低ノイズ電源や高性能オシロスコープなどの測定器具を貸していた だきました。池野正弘様には回路を設計する上で必要な知識を教えていただきました。そ して、回路図でイメージがわかない素子があった際は、素子を実際に見せていただき回路 のイメージを固めることが出来ました。庄子正剛様には、回路設計のことから回路に対す る素朴な疑問まで、親身になって答えていただきました。また、ASIC のシミュレーション や回路設計に使用するソフトウェアの使い方を教えていただきました。回路設計に関する 知識が全くなかった私が液体アルゴン TPC 測定器の信号読み出しシステムを開発することが出来たのも皆様のおかげです。Open it の皆様に心より感謝いたします。

呉工業高等専門学校の笠井聖二先生には開発した信号読み出しシステムで使用する素子 の低温耐性試験等にご協力頂きました。本当にありがとうございます。

同研究室の学生の皆様とは、共に議論を交わしたり、相談をさせていただいたり、時に は遊んだりと、充実した学生生活を送らせて頂きました。また、私が KEK 出張などで研究 室を空けている際のサポートをして頂きました。本当に感謝しています。

最後に、私の研究と学生生活を陰ながら支えていただいた家族と友人に、心から感謝い たします。

第7章 参考文献

1. C.Rubbia. The liquid-argon time projection chamber: a new concept for neutrino detector. 1977.

2. (オンライン) http://www.dunescience.org/.

3. T.Uchida. SiTCP ホーム - KEK 研究情報 Web. (オンライン) http://research.kek.jp/people/uchida/technologies/SiTCP/.

4. SiTCP User Community. (オンライン)株式会社 Bee Beans Technologies. https://sitcp.bbtech.co.jp.

5. A.Badertscher, T.Hasegawa, T.Kobayashi, A.Marchionni, A.Meregaglia, T.Maruyama, K.Nishikawa, A.Rubbia. A Possible Future Long Baseline Neutrino and Nucleon Decay Experiment with a 100 kton Liquid Argon TPC at Okinoshima using the J-PARC Neutrino Facility. 2008.

6. Y.Iwasaki. 液体アルゴン TPC のための信号読み出し回路開発. 2014.

7. C. CantiniEpprecht, A. Gendotti, S. Horikawa, L. Periale, S. Murphy, G. Natterer, C. Regenfus, F. Resnati, F. Sergiampietri, A. Rubbia, T. Viant, S. WuaL. Performance study of the effective gain of the double phase liquid Argon LEM Time Projection Chamber. 2014.

第8章 付録

8.1. RBCP shell について

SiTCP はスローコントロールの制御プロトコルの RBCP (Remote Bus Control Protocol) 機能を実装している。RBCP は SiTCP がバスマスタになるバスを遠隔で制御する方法を提供するプロトコルであり、UDP パケットにカプセル化された RBCP パケットを使用する。RBCP shell は python によって記述された RBCP サンプルプログラムである。表 4.4.2.1 に RBCP shell のコマンドリストを示す。

AX 1.1.2.1	KDCF SHEIL 4 4 2 F 9 7 F
コマンド	内容
help	コマンドリストの表示
quit	プログラム終了
load [file-name]	コマンドを記載したテキストファイルを読み込む
pwd	現在のディレクトリを表示
rd [address][length]	[address]から[length]バイト長の読み込み及び表示
wrb [address][write-data]	1byte のレジスタ書き込み
wrs [address][write-data]	2byte のレジスタ書き込み(ビッグエンディアン)
wrl [address][write-data]	4byte のレジスタ書き込み(ビッグエンディアン)

表 4.4.2.1 RBCP shell コマンドリスト

8.2. テストボード V2 の開発・動作試験

本研究ではテストボードでのLTARS2014の動作試験、アナログボードでの動作試験を行ってきたが、どちらの試験でもENC-検出器容量特性において、シミュレーションとの差異があった。そこで、ノイズが多い原因をLTARS2014のGNDが弱いことと考え、LTARS2014のGND配線のGNDスルーホールの数を増やすことでノイズ対策を行ったテストボードV2を開発した。本節では、テストボードV2の基礎特性の測定とその結果について述べる。

また、本基板では前テストボードにはなかった機能が実装されている。まず、CHO, CH31 の入力配線上には、コンバージョンゲインや ENC の検出器容量依存性を測定するために必 要である検出器容量用のチップコンデンサを付け替えるための配線が設けられている。そ の他にも、テスト入力機能のための LEMO コネクタが実装されている。



図 8.2.1 開発したテストボード V2

.テストパルス入力試験

テストボード V2 に 30fC の電荷信号を入力したときの出力波形を図 8.2.2 に示す。テストボード V2 においてもピーキングタイム、波高値ともにシミュレーション結果(図 8.2.3) と一致している。



図 8.2.2 テストボード V2 の出力信号



図 8.2.3 LTARS2014 のシミュレーション

.入出力特性

テストボード V2 の入出力特性を図 8.2.4 に示す。テストボード V2 においても、シミュ レーション結果と同様の結果が得られた。



図 8.2.4 入出力特性

.コンバージョンゲイン-検出器容量特性

テストボード V2 のコンバージョンゲイン-検出器容量特性を図 8.2.5 に示す。テストボ ード V2 においても、シミュレーション結果と同様の結果が得られた。



図 8.2.5 コンバージョンゲイン-検出器容量特性

.ENC-検出器容量特性

テストボード V2 の ENC-検出器容量特性を図 8.2.6 に示す。テストボードより、テスト ボード V2 の方が、ノイズが多いという結果が得られた。これは、LTARS2014 の個体差の違 いやチャンネルによるばらつきの違いなどによるものと考えられる。また、同時に LTARS2014 の GND スルーホールを増やしたことによるノイズの改善は見られなかった。



図 8.2.6 ENC-検出器容量特性

8.3. アナログボード V2 に実装する ESD 対策素子の選定

本節では、アナログボード V2 に新たに実装した ESD 対策の素子の選定過程について述べる。前アナログボードは 3L 小型気液二相アルゴン TPC 測定器での実装試験にて、LEM の放電による過電圧の侵入により、いくつかのチャンネルが破壊されてしまった。そこで、アナログボード V2 (改良版アナログボード)を製作するに当たり、まず、CERN の研究グループですでに実績のある ESD 対策素子を実装した、試作アナログボード V2 を 2 枚製作した。 試作アナログボード V2 を用いて動作試験を行ったところ、ESD 対策素子が LTARS2014 の出力に影響を与えることが分かった。そこで、ESD 対策素子による影響を少なくするために素子の型番変更を行った。以上の過程について本節では詳しく説明していく。尚、ESD 対策素子以外の回路はアナログボード V2 と全く同じ回路構成・素子である。

8.3.1. 改良版 ESD 対策回路

CERN の研究グループですでに実績のある ESD 対策回路を基に、改良した ESD 対策回路 を図 8.3.1 に示す。ESD 対策回路には、新たに定格電圧 3kV、静電容量 270pF の TDK 積層 セラミックコンデンサ(図中 C460)を入力配線に対して直列に実装、また、定格電圧 3kV、 抵抗値 1GΩ の厚膜抵抗器(図中 R489)を並列に実装した。また、図中 D3 に実装されてい た ESD 対策素子を TVS ダイオードに変更した。



図 8.3.1 試作版 ESD 対策回路

8.3.2. 試作アナログボード V2 の常温動作試験・評価

本項では、試作アナログボード V2 の動作試験・評価について述べる。動作試験の前にま ず、各動作電圧の測定を行った。その後、テストパルス入力試験、入出力特性測定試験、 コンバージョンゲイン-検出器容量特性測定試験、ENC-検出器容量特性測定試験の4項目に ついて動作試験を行った。そして、シミュレーションと比較することで、今回追加、また は変更した ESD 対策素子が LTARS2014 に与える影響について考察した。

.回路シミュレーションについて

まず、本動作試験・評価で用いるシミュレーションの値について説明する。本動作試験・ 評価では、Cadence の CAD ソフトである Virtuoso を用いてシミュレーションを行った。図 8.3.2 に本試験で用いたシミュレーションの回路図を示した。まず、図中左の電圧源(V21) とコンデンサ(C1)によって、液体アルゴン TPC 測定器から得られる電荷信号を仮定して いる。また、入力配線に対して並列に接続されているコンデンサ(C6)は検出器容量を仮 定するためのコンデンサである。ここまでは、今までのシミュレーションと同じであるが、 今回は ESD 対策素子の一部もシミュレーションで考慮した。図中 R1 にて、抵抗値 1GΩ の 厚膜抵抗器を考慮し、図中 C11 にて静電容量 270pF の TDK 積層セラミックコンデンサを考 慮している。しかし、TVS ダイオードと三点ダイオードに関しては、今回のシミュレーショ ンでは考慮できていない。



図 8.3.2 ESD 対策素子を考慮したシミュレーションの回路図

.各動作電圧の確認

動作試験に移る前に、各動作電圧の確認をした。試作アナログボード V2 二枚には、基板 を区別するための番号(no.1, no.2)を振っている。各動作電圧の測定結果を表 8.3.2.1 に示 した。差動バッファの動作電圧の+3.3V の電圧値が多少落ちているが問題ない。他の電圧値、 電流値については問題なく出力できている。

基板番号	default	no.1	no.1	no.2	no.2
チャンネル	_	X (0~31)	Y (32~63)	Х	Y
3.3[V]	3.3	3.15	3.15	3.15	3.15
-3.3[V]	-3.3	-3.28	-3.28	-3.28	-3.28
0.9[V]	0.9	0.88	0.88	0.88	0.88
-0.9[V]	-0.9	-0.90	-0.90	-0.90	-0.90
Vpre[mV]	100	109	111	110	112
Ipre1[uA]	500	499	503	496	496
Ipre2[uA]	100	102	105	95	101
IRF4P[uA]	1	1.3	1.3	1.2	1.3
Voffref[mV]	-100	-128	-125	-135	-127

表 8.3.2.1 試作アナログボード V2 の各動作電圧

.<u>テストパルス入力試験</u>

試作アナログボード V2 が正しく動作するか確認するために、テストパルスを入力し出力 波形を定性的に確認する。30fC の電荷信号を入力した際の出力波形を図 8.3.3 に示す。ま た、同じく 30fC の電荷信号を仮定した際のシミュレーション結果を図 8.3.4 に示す。これ ら二つの図を比較するとピーキングタイムはどちらも 3us 程度であり、シミュレーション と実測値が一致していることが確認できる。波高値に関してもほとんど同じ値を出力して いることがわかる。よって、試作アナログボード V2 は正しく電荷電圧変換及び増幅整形で きているといえる。



図 8.3.3 試作アナログボード V2 の出力波形



図 8.3.4 シミュレーションの出力波形

.<u>入出力特性</u>

次に試作アナログボード V2 がどの程度までの大きさの入力電荷信号を、正しく増幅する ことができるかを検証した。入力電荷を 10fC 間隔で-100fC~100fC まで変化させて、出力波 形の波高値と出力オフセットの差を確認した。各検出器容量(0pF, 100pF, 220pF)を装着し た場合の、試作アナログボード V2 の入出力特性の測定結果、及びシミュレーション結果を 図 8.3.5~図 8.3.7 に記載した。



図 8.3.5 入出力特性@Cdet=0pF



図 8.3.6 入出力特性@Cdet=100pF



図 8.3.7 入出力特性@Cdet=220pF

本研究で実装試験を行う予定の測定器で検出する電荷信号は負の電荷であるため、負側の特性 についてのみ解説する。図 8.3.5 より、出力の下限値とコンバージョンゲインがシミュレーショ ンと異なっていることがわかる。シミュレーションでは ESD 対策の厚膜抵抗器と積層セラミッ クコンデンサを考慮しており、テストボード試験では今回のシミュレーションでは考慮できてい ない三点ダイオードが実装されていたが LTARS2014 の出力にシミュレーション結果との差異は なかった。これらのことを考えると、これらの違いの原因は TVS ダイオードにあると考えられ る。

出力の下限値の違いについて考察する。出力の下限値は、シミュレーションが約-850mVであ るのに対して、測定された値は約-700mVであり、150mVも異なっていた。グラフからは読み 取ることができないが、テストボード試験時の出力オフセットが約-30mVであったのに対して、 試作アナログボード V2の出力オフセットが約-200mVであった。この出力オフセットの違いが 出力の下限値が異なる原因であると考えられる。(LTARS2014の出力電圧は、自身の駆動電圧 である±900mVを超えることができない。また、グラフに表示しているのは、入力電荷に対する 出力波形の波高値と出力オフセットの差分である。つまり、出力オフセットが-200mVであると いうことは、負側の出力の下限値は-200mVと-900mVの差分である-700mV程になるというこ と。)そして、出力オフセットの値が変わったということは、ある一定の電流(電荷)がLTARS2014 に入力されていると考えられる。また、三点ダイオードの漏れ電流が<1nA なのに対し、本試験 で実装している TVS ダイオードの漏れ電流にあると考え調査を行った。

TVS ダイオードの漏れ電流が LTARS2014 に及ぼす影響への調査ついては、付録 8.3.3. に記載 した。

.コンバージョンゲイン - 検出器容量特性

測定したコンバージョンゲイン-検出器容量特性を図 8.3.8 に示した。テストボードと前 アナログボードのコンバージョンゲイン-検出器容量特性は線形性のあるグラフであったが、 本基板では曲線のグラフになっていることがわかる。シミュレーション結果も曲線を描い ていることから、これは、ESD 対策素子として本基板から実装された積層セラミックコンデ ンサか厚膜抵抗器の影響だと考えられる。積層セラミックコンデンサの及ぼす影響の考察 については、付録 8.3.4. に記載した。また、コンバージョンゲインに全体的に高い値を示 しているのは、入出力特性でも説明したように、TVS タイオードが原因であると考えられる。



.ENC-検出器容量特性

測定した ENC-検出器容量特性を図 8.3.9 に示した。ENC-検出器容量特性は、本研究での 測定において常に測定結果の方がシミュレーション結果よりも大きい値を示していた。シ ミュレーションとの比較ができないため、ノイズに対し ESD 対策素子がどの程度の影響を 及ぼすのか切り分けを行うことが難しい。よって、ENC-検出器容量特性に関しては、 3m×1m×1m 大型測定器において SN 比 10 以上を達成できるかを評価基準とした。



図 8.3.9 ENC-検出器容量特性

3m×1m×1m大型測定器から得られる最小電荷信号を電子数で表すと140000electronである。さらに、3m×1m×1m 大型測定器では検出器容量が約 300pF になると予想されている。よって、3m×1m×1m 大型測定器で SN 比 10 以上を達成するためには、検出器容量 300pF で ENC が 14000 以下であればよい。図 8.3.9 を見ると、検出器容量が 300pF のとき ENC が 14000electron 以下であると見込まれるため、試作アナログボード V2 は SN 比 10 以上を達成できている。

8.3.3. ESD 対策用 TVS ダイオードの漏れ電流が LTARS2014 に及ぼす影響

本項では、ESD 対策用 TVS ダイオードの漏れ電流が LTARS2014 に及ぼす影響について試 験を行った。今回は、TVS ダイオードをつけない場合、漏れ電流<1uA の TVS ダイオードを 実装した場合、漏れ電流<2uA の TVS ダイオードを実装した場合の三つの条件で入出力特性 を求め、シミュレーションとの比較を行った。尚、他の ESD 対策素子には変更を加えず測 定を行った。また、シミュレーションの結果は 8.3.2. にて説明した条件で算出している。

測定結果より、TVS ダイオードが実装されている場合にコンバージョンゲインが大きくなっており、また出力の下限値が大きくなっていることがわかる。また、漏れ電流の値が小さいほど、出力の下限値はシミュレーション結果と近い値を示している。よって、アナログボード V2 には同じ TVS ダイオードの型番の中でも漏れ電流が一番小さい<1uA のものを実装した。



図 8.3.10 入出力特性@Cdet=0pF







図 8.3.12 入出力特性@Cdet=220pF

8.3.4. ESD 対策用積層セラミックコンデンサの静電容量が LTAR2014 に及ぼす影響

本項では、ESD 対策用積層セラミックコンデンサの静電容量が LTARS2014 に及ぼす影響 について調査を行った。そこで、ESD 対策用積層セラミックコンデンサの静電容量の値を変 化させ、コンバージョンゲイン-検出器容量特性を測定して、シミュレーション結果と実測 値との比較を行った。尚、本項の試験では、他の ESD 対策素子による影響を避けるため、 試作アナログボードV2 から TVS ダイオードと厚膜抵抗器を外して測定を行っている。また、 同じく ESD 対策素子による影響を避けるため、付録 8.3.2. にて説明したシミュレーション から、厚膜抵抗器 (1GΩ) を除去してシミュレーション結果を算出している。図 8.3.13 に 積層セラミックコンデンサの静電容量別コンバージョンゲイン-検出器容量特性を示した。

図 8.3.13 より、シミュレーション結果と実測値がよく一致していることがわかる。また、 積層セラミックコンデンサの静電容量が小さくなるほど、検出器容量に対するコンバージ ョンゲインの減少率が大きくなることが分かった。そこで、アナログボード V2 では、コン バージョンゲインを極力下げないために、同じ積層セラミックコンデンサの型番では一番 大きい静電容量である 330pF を実装することにした。



図 8.3.13 積層セラミックコンデンサの静電容量別ゲイン-検出器容量特性

8.4. Vivado のバグについて

本研究では FPGA に実装するデジタル回路の開発に Xilinx 社の Vivado Design Suite を使用 した。このソフトウェアを使用していて気が付いたバグについて報告しておく。FPGA のデ ジタル回路を開発する際、まず行うのがある基準となるクロック(本研究では 50MHz)か ら、各モジュールを動かすための別の周波数のクロックを生成するモジュールを作ること である。Vivado Design Suite には、このように基準となるクロックから、様々な周波数のク ロックを生成するシンボル (本研究では sys_mmcm という名前で呼んでいる)があらかじ め備わっており、本研究では sys_mmcm を用いてクロックを生成していた。しかし、 sys_mmcm が、こちらが要求した周波数とは異なる周波数を出力する場合があることが分か った。図 8.4.1 に要求した周波数を生成できていない例を挙げた。図中の赤色で囲んだ部分 が実際に出力されている周波数を示しているのだが、要求した周波数は 160MHz であるに も関わらず、出力は 160.714MHz になっていることがわかる。現在わかっている解決策は、 要求する周波数の順番を変えることで、実際の出力の周波数も正しい値を出力す ることがわかる。本研究の目的とは異なるため、このバグについては詳しい追及はしてい ない。

Sy	s_mmcm	า	(ビッ	F121	「めり)				
IP Symbol Resource	faults Component Name sy	s_mmcr	m						
Show disabled ports	Clocking Option	ns O	utput Clocks	MMCM Settings	Port Renaming Summ	ary			
T de mile	The phase is calcu	lated re	elative to the activ	e input clock	Di			D to Col	
-Automation in	Output Clock	Rec	quested	Actual	Requested	ees)	Actual	Requested	
ACTURED ACTURED	🖉 clk_out 1	20	(28.000	0.000		0.000	50.000	
1 - (A) - (A)	Clk_out2	160		160.714	0.000	0	0.000	50.000	
- Card and the	Cik.out3	125		125.000	0.000	0	0.000	58.000	
- dejint	Ck out4	100	000	N/A	. 0.000		N/A	50.000	
- maxim comparing	C ck out5	100	000	これ	が原因	-	N/A	58.000	
- tak gatan -	Elick outfi	100	000		0.000		N/A	50.000	
dk,out2	E ck.out7	100	.000	N/A	0.000		N/A	50.000	
- mode dk.out3 -		0.02.0	A949011	 Ch	cking Feedback		1000		
- Martin (8)	USE CLOCK	USE CLOCK SEQUENCING			Source Signaling				
- Budda - Budda-	Outrust Ob	w.k	ck Comunes Number				SCHOLDER B		
- tendent an and an	California de	en e	1		Automatic Control On-Chip		e Sine		
- Bushtin shart -	ck.out2		1		Automatic Control Off-Chip		Diffe		
-dk.cult.ch	ck.outi		1		C User-Con	User-Controlled On-Chip			
- Buotture - Buotture	ch.out		1		User-Cor	trolle	d Off-Chip		
- decardium	the do		1						
- (B. 1948), (B	ch add		1						
- 18-24-7-28			No.						
-reset	Enable Optional In	puts /	Outputs		Reset Type				
- proved drawn		1		tion of the second					
- concert	(K) reset	E po	uner donn 🖂	ripur_cik_stopped	Active	High	6		

図 8.4.1 要求した周波数を生成できていない sys_mmcm

locking Wizard (5.2)	SVS	mmcm	(ビッ	ト化け	なし)		- × •
Documentation 🚞 IP Location	Switch to Defaults						
IP Symbol Resource		Component Name sys	mmcm				
Show disabled ports		Clocking Option	Output Clocks	MMCM Settings Port	Renaming Summary	A	
		The phase is calcule	sted relative to the a	ctive input clock.	_		
		Output Glock	Output Freq (MI	tz)	Phase (degree	s)	Duty Cycle
ACUTANIO			Remarted	Actual	Requested	Actual	Requested
\$100 mag		Clk_out1	160	160.000	000	0.800	50.000
1 4 A.		Ck_out2	125	0 125.080	000	0.000	50.000
- California		Ch out3	20	20.000	000	0.000	50,000
-akjnt		III at and	100.000		6.000		50,000
-34,85		CR out4	clk out4	100	0.000	10/10	50,000
- say cure	001.0- 0	C ck.outs	100.000	N/A	0.000	N/A	50.000
-10	autora -	Deket >+	ギカ、旧石・	来たフセ	夫テラフ	レナンナ	1 Z
-	GR, OUT2	141	ビリー原	田で八日	百んる	C'Ad	ວ ລ
- 2140	dk.out3 -	C ck_out/	100,000	The second second	0.000	TUCK.	20,000
- 3.07.0	10,010	THEF CLOCK S	contraction -	Clock in	g Feedback		
- (6.pm/1.ps	aut -	C L DOL SERVICE		s	ource		Simaline
- departing	the set						
- thumftar	and part of	Output Clos	ck Sequence	lumber	Automatic C	ontrol On-Chip	(B) Singl
- diametian reputation	utopol -	chionts.	1		C Automatic C	ontrol Off-Chip	Diffe
- (0.m/16.0)	by had	ck.out2	1	-	C Harrison		
-0.0107	and share a	ck.ox1	1		O User-Contro	med on-onip	
- 0.0070.08		ch_mAL	1		O User-Contro	illed Off-Chip	
the second state		======================================	1				
- (8, as/5, 9) - (8, as/6, as		sk,p.0	1				
- 04,005,05 - 04,005,00 - 04,005,05			1				
-03,005,03 -03,004,00 -03,004,03 -03,007,03		1 28,540					
- 0,000,0 - 0,000,0 - 0,000,0 - 0,000,0 - 0,000,0		1 10,000					
- (0, pell (0 - (0, pell (0)))))))))))))))))))))))))))))))))))		Enable Optional Inc	uts / Outputs		Reset Type		
- 0, and p - 0, a		Enable Optional Inp	uts / Outputs		Reset Type		
- (0, unit) (0 - (0, unit) (0		Enable Optional Inp	uts / Outputs	_ input_cik_stopped	Reset Type	lieh	

図 8.4.2 要求した周波数を生成できている sys_mmcm