


電子回路シミュレーター研修



KEK 素粒子原子核研究所

エレクトロニクスシステムグループ 田内一弥

目標

- LTspiceを使えるようになる
 - インバーター回路を使ってシミュレーターの機能を学ぶ
 - 例題から回路を考えて、シミュレーションできるようにする

ソフトウェアのダウンロード

- URL
 - <https://www.analog.com/jp/design-center/design-tools-and-calculators/ltspice-simulator.html>
- ソフトウェア名
 - LTspice
- インストール上の注意
 - プログラムに従ってインストールを進めてください。
 - Windows 7～10を用いている方は、必要に応じて”管理者”でソフトウェアをインストールしてください。

事前配布資料の解凍

- pre_data.zipを解凍する。
 - Windows
 - C:¥Users¥User_Name¥Local¥Ltspice
 - Mac
 - /Users/User_name/Library/Application Support/LTspice
(User_NameはWindowsのアカウント名です。)

モデルライブラリ、シンボルの設定


- mylibフォルダを下記の場所にコピーする。
 - Windows
 - C:¥Users¥User_Name¥Local¥LTspice¥lib¥sub
 - Mac
 - /Users/User_name/Library/Application Support/LTspice/lib/sub
 - My_symフォルダを下記の場所にコピーする。
 - Windows
 - C:¥Users¥User_Name¥Local¥LTspice¥lib¥sym
 - Mac
 - /Users/User_name/Library/Application Support/LTspice/lib/sym
- (User_NameはWindowsのアカウント名です。)

テストベンチの実行


- **install_test.ascを開いてシミュレーションを実行**

- ① **メニューのSimulate→Runでシミュレーション開始**
- ② **VOUTを左クリックして波形が表示されればOK.**

①




回路図



シミュレーション波形


電子回路シミュレータ—研修



KEK 素粒子原子核研究所


エレクトロニクスシステムグループ 田内一弥

素粒子原子核研究所とは



Belle実験

対称性の破れ(小林・益川理論)




ATLAS実験

ヒッグス粒子の発見


- 新しい物理の探求 ← 加速器実験で
- 実験装置は一から作る
 - 世界初なので..

実験に必要なもの





- 知りたい粒子を測定するための検出器 (Detector)
 - 粒子のエネルギー、運動量、飛跡、粒子識別・・・

実験に必要なもの




- 検出器からの信号を必要なデータ構成にしてストレージに保存

データの流れ



電気
信号



エレクトロニクス

デジタル
データ



計算機

検出器、センサー


DAQ (Data Acquisition) System

- 検出器からの電気信号(アナログ)をデジタル変換し、イベントデータとしてコンピューターにわたす
- イベントデータはネットワークでPCへ




- ケーブルで埋め尽くされたエレキハット

エレクトロニクス回路




イベントデータ



1 Event data

- ひとかたまりのデータにしてPCへ




データ収集システム



- DAQ (Data Acquisition) System


- 収集 (Acquisition)
- 記録 (Storage)
- 制御 (Control)
- モニタ (On-line Monitor)
- 解析 (On-line Analysis)

DAQエレクトロニクス



- COPPER DAQ System上で動作するフロントエンドカード
- 最近のトレンドは検出器の直近でAD変換して、ネットワークでデータ転送



FPGAの開発



1ns 32ch multi-hit TDC

- デジタル信号処理がハードウェアでできる
 - ノイズ除去、イベント選択、イベント計測
- ハードウェア記述言語により複雑な処理もOK


ASICの開発



- 高密度、多CH、低消費電力、耐放射線を満たすためのASICの必要性
- ASICが手の届く値段で作れるようになった

各種トレーニングコースの主催


- ASIC (Application Specific Integrated Circuit)
- FPGA (Field-Programmable Gate Array)
- DAQ (Data Acquisition) System



- 対象は大学院生、研究者
- 主に初級者向け、まずは取っ掛かりを
 - ツールの使い方等、出来上がるまでの一連の流れの講義・実習
- エレキを扱える人材の裾野を広げる



エレクトロニクスシステムグループ

- 半導体プロセス・エレクトロニクス・ソフトウェア技術を基盤とした計測システム技術の研究開発
- センサー・低雑音・多チャンネル・高速信号処理・分散データ処理制御システムの開発・維持
- KEK及び関連コミュニティの推進するプロジェクトに貢献
- 教員5名、技術職員7名



田内一弥

- 各種実験用エレクトロニクス開発(ADC,TDC等)
 - 言語系:C、java、Occam、Perl、アセンブラ(68000, 8086,DSP56000)、FPGA(VHDL,Verilog)
 - VME、CompactPCI、CAMAC
- ASIC開発
 - TDC、デジタルライブラリ
- 検出器開発
 - ダイヤモンドセンサー
- トレーニングコース講師
 - ASIC、FPGA



まとめ


- 個別実験用のエレクトロニクス開発
- 将来役に立つ研究開発
- エレクトロニクス技術のすそ野を広げるための講習会の開催
- 高エネルギーの他にも宇宙・物性・核融合など計測技術が必要な分野にも

- 基礎的なツールの使用方法を習得する。
 - インバータ回路を例にして、一連の動作を理解する。
 1. パーツの置き方
 2. パラメータの変更
 3. 配線の方法
 4. 基本シミュレーション実行
 - Transient(過渡解析)
 - DC(直流解析)
 - AC(小信号交流解析)
 - Noise(ノイズ解析)
 5. コンポーネントの作成

回路図エディタの起動

2

File⇒New Schematicを選択する。




1. パーツの置き方

3

手始めに、インポートしたMOSトランジスタを置く。



- ① [Edit]を選択し、Componentを選択する。
(ショートカットキー: “F2”)



1. パーツの置き方

4


- ② **Select Component Symbol** ウィンドウが開く。
[My_sym]をダブルクリックすると追加したMOSモデルが表示される。
(NMOS_MC, PMOS_MC)



1. パーツの置き方

5


- ③ **NMOS_MC**選択し、[OK]ボタンを押す。
すると、回路図エディタ上に**NMOS**シンボルが現れるので、
設置したい場所で左クリックする。



1. パーツの置き方

6


④同様の手順で、PMOS_MCを下図のように配置する。



1. パーツの置き方

7


- ⑤[Edit]⇒[Capacitor]を選択し、容量を下図のように設置する。
(ショートカットキー: "c")



1. パーツの置き方

8

- ⑥[Edit]⇒[Component]から[voltage]2つを、
[Edit]⇒[Place GND]をそれぞれ下図のように設置する。



1. パーツの置き方まとめ

9

- ①[Edit]⇒[Select Component Symbol]からMOSを選択する。
- ②[Edit]から必要な部品(抵抗、容量、インダクタ等)を選択する。
ショートカットキーを使うと便利である。



F2	Component
R	抵抗
C	容量
L	インダクタ
G	Ground
D	ダイオード
S	Spice Directive
F4	Label Net

2. パラメータの変更

10

●MOSのW/Lを変更する。

- ①変更したいMOSのパラメータを右クリック
- ②Edit new SpiceLine for “~”ウィンドウに任意の数値を入力する。



MはMultiplyを表し、
トランジスタの個数を意味する

NMOS W=1.8u, L=0.18u, M=1
PMOS W=1.8u, L=0.18u, M=3
に設定してみましょう。


2. パラメータの変更

11

●容量の値を変更する

①変更したい容量右クリック

②Capacitor - “~”ウィンドウに任意の数値を入力する。



The image shows a software dialog box titled "Capacitor - C1". It has a close button (X) in the top right corner. The dialog is divided into several sections. At the top, there are fields for "Manufacturer:", "Part Number:", and "Type:", each followed by a dashed line. To the right of these fields are "OK" and "Cancel" buttons. Below these is a "Select Capacitor" button. The main section is titled "Capacitor Properties" and contains several input fields: "Capacitance[F]:" with a value of "1 p", "Voltage Rating[V]:" (empty), "RMS Current Rating[A]:" (empty), "Equiv. Series Resistance[Ω]:" (empty), "Equiv. Series Inductance[H]:" (empty), "Equiv. Parallel Resistance[Ω]:" (empty), and "Equiv. Parallel Capacitance[F]:" (empty).

② OKボタンを押す


① 1pFに変更

2. パラメータの変更


12

●DC電圧源の値を変更する(V2)

- ①変更したい電圧源を右クリック
- ②Voltage Source - “~”ウィンドウに任意の数値を入力する。



② OKボタンを押す




① 1.8Vに変更

2. パラメータの変更


13

●パルス形電圧源の設定をする(V1)

- ①変更したい電圧源を右クリック
- ②[Advanced] ボタンを押す。
- ③Independent Voltage Source - “~”ウィンドウに任意の数値を入力する。



1. PULSEに変更




2. 数値を入力

3. OKボタンをクリック

2. パラメータの変更 まとめ

14

1. 変更したいパーツまたはパラメータを右クリック
(右クリックはシングルでOK)
2. 表示される編集画面にて任意の値を入力




MOSのシンボルを右クリックすると
左図が表示される。
ここで編集してもよい。

3. 配線の方法 配線

15

- ①F3キー(または  をクリック)を押すと十字カーソルが表示される。
- ②左クリックで始点を決定する。
- ③接続先まで移動して左クリックすると配線が行われる。
- ④引き続き配線したい場合はそのまま他の接続ノードへ、終了したい場合は右クリック。



左図のように配線してみましょう。



失敗した場合はF9キーでやり直しが出来ます。

3. 配線の方法 配線の削除

16

- ①DeleteボタンまたはF5ボタンを押す。
- ②消去したい配線またはシンボルを左クリックする。
- ③広範囲に消したい場合は、①の後で消したい範囲を左クリックで囲む。
- ④失敗した場合はF9ボタンでやり直し可能。



領域選択した場合



3. 配線の方法 ノード命名

17

- ①[Edit]⇒[Label Net]またはF4ボタンを押してNet Name ウィンドウを開く。
- ②わかりやすい名前を付ける。
命名例) インバータ入力ノード→VIN
インバータ出力ノード→VOUT
- ③OKボタンを押してNet Nameウィンドウを閉じ、名前を付けたい配線上で左クリック



3. 配線の方法 まとめ

18

- ①F3キーを押して十字キーを表示させ、左クリックしながら配線を進める。
- ②配線が終わったところで右クリックして終了。
- ③F4キーを押してわかりやすいノード名を命名する。

ここまでで回路図の作成は一旦終了です。
回路図のデータを保存しましょう。

●保存方法

[File]⇒[Save As]


ファイル名はinverter_testとでもしておきましょう。

4. 基本シミュレーションの実行 過渡解析


19

- ①[Simulate]→[Edit Simulation Cmd]を選択する。
- ②Edit Simulation CommandウィンドウにてTransientのタブを選択する。
- ③Stop time(シミュレーション時間)を設定する。(ここでは4uとする。)
- ④シミュレーションの設定が書かれたテキストを左クリックで回路図上に置く。

②タブを選択



④回路図上に置く




4. 基本シミュレーションの実行 過渡解析

20

- ⑤[Simulate]→[Run]を選択する。
- ⑥グラフウィンドウが表示されるので、見たいノードを左クリックする。
- ⑦グラフウィンドウを選択し[Plot Settings]→[Add Plot Pane]を選択する。
- ⑧分けたい波形の名前を左クリックでドラッグしてPlot Paneに移す。

インバータ入

インバータ出




4. 基本シミュレーションの実行 DC解析

21

- ①[Simulate]→[Edit Simulation Cmd]を選択する。
- ②Edit Simulation CommandウィンドウにてDC sweepのタブを選択する。
- ③スイープする電源名を記述する。
- ④スイープ幅とステップ幅を記載する。

②DCのタブを選択



電源名はV1とは
限りません。

③スイープする電源を指定

④スイープ幅を指定

Start value 0


Stop value 1.8

Increment 0.01

4. 基本シミュレーションの実行 DC解析


22

●シミュレーション実行結果
DC動作点が視覚的にわかるようになる



23

- ## 入力にDCカット容量を入れる




4. 基本シミュレーションの実行 AC解析

24

- ①[Simulate]→[Edit Simulation Cmd]を選択する。
- ②Edit Simulation CommandウィンドウにてAC Analysisのタブを選択する。
- ③スイープする周波数を設定する。

②ACのタブを選択




③ポイント数を指定。
Qの高い回路を解析
する場合はポイントを増やす必要がある。

③スイープ幅を指定
Start Frequency 100k
Stop Frequency 10G

4. 基本シミュレーションの実行 AC解析

25

●シミュレーション実行結果
周波数特性が視覚的にわかるようになる



4. 基本シミュレーションの実行 ノイズ解析


26

- ①[Simulate]→[Edit Simulation Cmd]を選択する。
- ②Edit Simulation CommandウィンドウにてNoiseのタブを選択する。
- ③入出力の指定をする。入力は信号源、出力はノード名をV(name)で表す。
- ④スイープする周波数を設定する。

② Noiseのタブを選択

③入出力指定


④スイープ幅指定



4. 基本シミュレーションの実行 ノイズ解析

27


今回のMOSモデルは1/fノイズは含んでいない



5. シンボルの作成

28

入出力ポートを備えたスキマティックを作成する。
ポートの作成はラベル生成と同じ手法をとる。
この際に、Port Typeを指定し、配線端にラベルを張り付けるとポートとなる。




5. シンボルの作成


29

- ①[Hierarchy]→[Open this Sheet's Symbol]を選択する。
- ②自動的にシンボルを発生するか聞いてくるので[はい(Y)]を選択する。
- ③シンボルの形を整形する。
[Draw]→[Line],[Rect],[Circle],[Arc]等を使う。
- ④ピンの名前は適宜配置を変えるなり見えなくさせる。
ピンを右クリック→Propertyの変更

整形前





整形後



5. シンボルの作成 使用方法

30

- ① スケマティックウィンドウ上でF2キーを押す。
- ② シンボル化したスケマティックと同一パスにシンボルが作成されているので
Top Directoryのパスを変更する。
- ③ 該当するシンボルを選択してOKボタンを押す。
- ④ スケマティック上に配置する。




-
1. 回路シミュレータの使用方法
 - 2. トランジスタ特性のキャラクタライズ**
 3. 演算増幅器の設計
 4. パイプライン型ADCの設計
 5. アナログフィルタの設計
 6. $\Delta \Sigma$ 型ADCの設計
 7. 発振器とPLLの設計

- シミュレーション時のパラメータの決定
 - L, W, M
- バイアス電圧の計算
 - V_t, V_{eff}, V_{dsat}
- 小信号等価回路の作成
 - $g_m, g_{ds}, C_{gs}, C_{gd}, C_{db}$

V_{gs}-I_{ds}特性 テストベンチ

33



シミュレーション回路

..※テストベンチ集※トランジスタのキャラクタライズ

NMOS_DC.asc



PMOS_DC.asc

WはLの10倍程度に設定する。

V_{gs}をスイープさせ以下のV_{gs}-I_{ds}特性を取る。

- ・Lを変化させたときの特性
- ・V_{bs}を変化させたときの特性

※微分はd()関数で取得可能



NMOSトランジスタ: $V_{GS}-I_{DS}, g_m$

34




$V_{GS}-I_{DS}$ 特性から $V_{GS}-g_m$ 特性求め、 dg_m/dV_{GS} , V_{th} を算出する。

File:NMOS_DC.asc

0.3um NMOS @ $V_{DS}=0.6V$

$$\frac{dg_m}{dV_{GS}} = \mu C_{ox} \frac{W}{L} \left(1 + \frac{V_{DS}}{V_A} \right) = 1.97 \left(\frac{mS}{V} \right)$$

$$V_{th} = - \left(\frac{g_{m1}}{dg_m/dV_{GS}} - V_{GS1} \right) = 0.47 V$$





NMOSトランジスタ: $V_{DS}-I_{DS}, g_{ds}$

35

$V_{ds}-I_{ds}$ 特性から V_A を求める。

$$V_A = \frac{I_D}{\left(\frac{dI_D}{dV_{DS}} \right)}$$

File:NMOS_DC.asc



NMOS Tr.のDCキャラクタライズ結果

36

$$\frac{dg_m}{dV_{GS}} = \mu C_{ox} \frac{W}{L} \left(1 + \frac{V_{DS}}{V_A} \right) = 1.97 \left(\frac{\text{mS}}{\text{V}} \right) \quad V_{TN} = 0.47\text{V}$$

$W/L=3/0.3$ の V_A は 3.7V

$$\mu C_{ox} = \frac{1.97 \times 10^{-3}}{\frac{W}{L} \left(1 + \frac{V_{DS}}{V_A} \right)} = \frac{1.97 \times 10^{-3}}{\frac{3}{0.3} \left(1 + \frac{0.6}{3.7} \right)} = 170 \times 10^{-6} \left(\frac{\text{A}}{\text{V}^2} \right) \quad L=0.3\mu\text{m} \text{ の場合}$$

Spice file より $T_{ox}=4\text{nm}$

$$C_{ox} = \frac{4 \times 8.85 \times 10^{-14}}{4 \times 10^{-7}} \\ = 8.85 \times 10^{-7} (\text{F} / \text{cm}^2) = 8.85 \text{fF} / \mu\text{m}^2$$

NMOSトランジスタのW/L

37

$$\frac{W}{L} = \frac{2I_D}{\mu C_{ox} \cdot V_{eff}^2 \cdot \left(1 + \frac{V_{DS}}{V_A}\right)}$$

L=0.3μm の場合

$$\frac{W}{L} = \frac{I_D \cdot 10^6}{85 \cdot V_{eff}^2 \cdot \left(1 + \frac{V_{DS}}{V_A}\right)}$$

V_AはV_{DS}から決定する

例

$$\frac{W}{L} = \frac{I_D \cdot 10^6}{3.4 \left(1 + \frac{0.2}{1.5}\right)} \approx \frac{I_D (\mu A)}{3.85}$$

$$L = 0.3\mu m$$

$$V_{eff} = 0.2V$$

$$V_{DS} = 0.2V$$

PMOSTランジスタ: $V_{GS}-I_{DS}, g_m$




38

$V_{GS}-I_{DS}$ 特性から $V_{GS}-g_m$ 特性求め、 dg_m/dV_{GS} , V_{th} を算出する。

File:PMOS_DC.asc

0.3um NMOS @ $V_{DS}=1.8V$

$$\frac{dg_m}{dV_{GS}} = \mu C_{ox} \frac{W}{L} \left(1 + \frac{V_{DS}}{V_A} \right) = 0.67 \left(\frac{mS}{V} \right)$$
$$V_{th} = - \left(\frac{g_{m1}}{dg_m/dV_{GS}} - V_{GS1} \right) = 0.47 V$$




PMOSTランジスタ: $V_{DS}-I_{DS}, g_{ds}$

39

$V_{ds}-I_{ds}$ 特性から V_A を求める。

$$V_A = \frac{I_D}{\left(\frac{dI_D}{dV_{DS}} \right)}$$

File:PMOS_DC.asc



PMOS Tr.のDCキャラクタライズ結果

40

$$\frac{dg_m}{dV_{GS}} = \mu C_{ox} \frac{W}{L} \left(1 + \frac{V_{DS}}{V_A} \right) = 0.67 \left(\frac{\text{mS}}{\text{V}} \right)$$

$$V_{TN} = 0.47\text{V}$$

$W/L=3/0.3$ の V_A は 2.4V

$$\mu C_{ox} = \frac{0.67 \times 10^{-3}}{\frac{W}{L} \left(1 + \frac{V_{DS}}{V_A} \right)} = \frac{0.67 \times 10^{-3}}{\frac{3}{0.3} \left(1 + \frac{0.6}{2.4} \right)} = 53 \times 10^{-6} \left(\frac{\text{A}}{\text{V}^2} \right) \quad L=0.3\mu\text{m} \text{ の場合}$$

Spice file より $T_{ox}=4\text{nm}$

$$\begin{aligned} C_{ox} &= \frac{4 \times 8.85 \times 10^{-14}}{4 \times 10^{-7}} \\ &= 8.85 \times 10^{-7} (\text{F}/\text{cm}^2) = 8.85\text{fF}/\mu\text{m}^2 \end{aligned}$$

PMOSトランジスタのW/L

41

$$\frac{W}{L} = \frac{2I_D}{\mu C_{ox} \cdot V_{eff}^2 \cdot \left(1 + \frac{V_{DS}}{V_A}\right)}$$

L=0.3μm の場合

$$\frac{W}{L} = \frac{I_D \cdot 10^6}{26.7 \cdot V_{eff}^2 \cdot \left(1 + \frac{V_{DS}}{V_A}\right)}$$

V_AはV_{DS}から決定する

例

$$\frac{W}{L} = \frac{I_D \cdot 10^6}{26.7 \cdot \left(1 + \frac{0.2}{1}\right)} \approx \frac{I_D (\mu A)}{1.28}$$

$$L = 0.3\mu m$$


$$V_{eff} = 0.2V$$

$$V_{DS} = 0.2V$$

トランジスタの容量

42

周波数特性や時間応答の算出のためにはトランジスタの容量を求めておく



V_2 を交流接地し, v_1, i_2 より $\frac{1}{2\pi} \left| \frac{\partial i_2 / \partial v_1}{\partial f} \right| = C_{GD}$

C_{GD} を算出

V_2 を交流接地し, v_1, i_1 より $\frac{1}{2\pi} \left| \frac{\partial i_1 / \partial v_1}{\partial f} \right| = C_{GS} + C_{GD}$

C_{GS} を算出

V_1 を交流接地し, v_2, i_2 より $\frac{1}{2\pi} \left| \frac{\partial i_2 / \partial v_2}{\partial f} \right| = C_{GD} + C_{DB}$


C_{DB} を算出

トランジスタの容量 テストベンチ


43

File:寄生容量抽出.asc

Pch, $L=0.3\mu\text{m}$, $W=23.4\mu\text{m}$, $V_{\text{eff}}=0.2\text{V}$, $V_{\text{DS}}=0.6\text{V}$ $I_{\text{D}}=100\mu\text{A}$



Nch, $L=0.3\mu\text{m}$, $W=7.8\mu\text{m}$, $V_{\text{eff}}=0.2\text{V}$, $V_{\text{DS}}=0.6\text{V}$ $I_{\text{D}}=100\mu\text{A}$



寄生容量抽出結果

44

Pch, L=0.3um, W=23.4um, $V_{eff}=0.2V$, $V_{DS}=0.6V$ $I_D=100uA$

$$C_{GD} = 12.7fF$$

$$C_{GS} + C_{GD} = 44.6fF \quad C_{GS} = 31.9fF$$

$$C_{GD} + C_{DB} = 77.5fF \quad C_{DB} = 64.8fF$$

PMOS

$$C_{GD} = 12.7fF$$

$$C_{GS} = 31.9fF$$

$$C_{DB} = 64.8fF$$

Nch, L=0.3um, W=7.8um, $V_{eff}=0.2V$, $V_{DS}=0.6V$ $I_D=100uA$

$$C_{GD} = 4.3fF$$

$$C_{GS} + C_{GD} = 20.7fF \quad C_{GS} = 16.4fF$$

$$C_{GD} + C_{DB} = 25.9fF \quad C_{DB} = 21.6fF$$

NMOS

$$C_{GD} = 4.3fF$$

$$C_{GS} = 16.4fF$$

$$C_{DB} = 21.6fF$$

-
1. 回路シミュレータの使用方法
 2. トランジスタ特性のキャラクタライズ
 - 3. 演算増幅器の設計**
 4. パイプライン型ADCの設計
 5. アナログフィルタの設計
 6. $\Delta \Sigma$ 型ADCの設計
 7. 発振器とPLLの設計


本章の目的

- 代表的なオペアンプの設計手法及びシミュレーションによる解析方法を習得する。
 1. カレントミラー型オペアンプ
 2. 2段型カスケードオペアンプ
 3. 完全差動型カスケードオペアンプ
 4. カレントミラー型バイアス回路

カレントミラー型オペアンプ

47

File:シングルオペアンプ_ゲイン特性.asc



差動入力、シングル出力のカスコード
カレントミラー型オペアンプを設計する。

設計の大まかな流れ

1. 単位電流、 V_{eff} を仮決めする。
2. 1に対する L , W を決定する。
3. バイアス電圧を決定する。
(ここまでは手計算で行う)
4. 所望のバイアス電流及び電圧、 g_m が得られていることをDC解析により確認する。
5. DCスイープ、AC解析、ノイズ解析、ばらつき解析、コーナー解析など行い所望の仕様を満たしていることを確認する。

W/L値の決定

48

$I_D=100\mu\text{A}$, $L=0.3\mu\text{m}$, $V_{\text{eff}}=0.2\text{ V}$ と仮決めして設計を進める。
 V_{DS} は電流源の電圧に合わせて設計する。ここでは0.2Vとする。

NMOSサイズ

$$W(\mu\text{m}) \approx \frac{I_D(\mu\text{A})}{3.85} L = 7.8$$

PMOSサイズ

$$W(\mu\text{m}) \approx \frac{I_D(\mu\text{A})}{1.28} L = 23.4$$


NMOSシンク電流源部は $200\mu\text{A}$ 流れるので、 $M=2$ にする。

演習：バイアス電圧の決定

49

$V_{eff} = 0.2 \text{ V}$ とした場合の各バイアス電圧を求めよ。
ただし、 $V_{DD}=1.8\text{V}$, $V_{ds} > 0.2 \text{ V}$ とすること。

File:シングルオペアンプ_ゲイン特性.asc,
シミュレーション設定: .op



基板バイアス効果も考慮に入れて
バイアス電圧を決定していくこと。

NMOS V_{th}

V_{bs}	$L=0.30\mu$
-0.0	0.4824
-0.1	0.5087
-0.2	0.5336
-0.3	0.5576
-0.4	0.5807
-0.5	0.6029
-0.6	0.6244
-0.7	0.6453
-0.8	0.6655

PMOS V_{th}

V_{bs}	$L=0.30\mu$
0	0.4758
0.1	0.4979
0.2	0.5190
0.3	0.5391
0.4	0.5584
0.5	0.5772
0.6	0.5953
0.7	0.6128
0.8	0.6296

解答：バイアス電圧の決定

50

基板バイアス効果を考慮し、 $V_{th}(V_{bs})$ として計算を行うと

$$V_{bn1} = V_{th}(0) + V_{eff} = 0.482 + 0.2 = 0.682$$

$$V_{bn2} = V_{th}(-0.2) + 2V_{eff} = 0.534 + 0.4 = 0.934$$

$$V_{bn3} = V_{th}(-0.4) + 3V_{eff} = 0.581 + 0.6 = 1.181$$

$$V_{bp2} = V_{th}(0.2) + 2V_{eff} = 0.519 + 0.4 = 0.919$$

V_{bp1} はバイアス電流及びPMOSサイズにより決まり、

$$V_{bp1} = 1.8 - (V_{th}(0) + V_{eff}) = 1.8 - (0.476 + 0.2) = 1.124$$


となると推定される。

演習： g_m , g_{ds} の計算


51

各トランジスタの g_m , g_{ds} の値を算出せよ。
ただし、 g_{ds} の算出には下記グラフを用いる
こと

NMOS $L=0.3\mu\text{m}$, $V_{\text{eff}} = 0.2\text{ V}$



PMOS $L=0.3\mu\text{m}$, $V_{\text{eff}} = 0.2\text{ V}$



解答: g_m , g_{ds} の計算

52

$$g_m = \frac{2I_{ds}}{V_{eff}}$$

より、シンク電流源以外は

$$g_m = \frac{2 \times 100 \times 10^{-6}}{0.2} = 1.0 \text{ [mS]}$$

シンク電流源U1は

$$g_{m_sink} = \frac{2 \times 200 \times 10^{-6}}{0.2} = 2.0 \text{ [mS]}$$

(V_A の値はグラフから見積もる)

$$g_{ds} \approx \frac{I_{ds}}{V_A}$$

より、U1は

$$\text{NMOS : } g_{ds} \approx \frac{200\mu}{1.5} = 133\mu\text{S} @ V_{ds} = 0.2\text{V}$$

U2, U3は

$$\text{NMOS : } g_{ds} \approx \frac{100\mu}{1.5} = 67.8\mu\text{S} @ V_{ds} = 0.2\text{V}$$

U4, U5は

$$\text{NMOS : } g_{ds} \approx \frac{100\mu}{3.8} = 26.3\mu\text{S} @ V_{ds} = 0.72\text{V}$$

U6, U7は

$$\text{PMOS : } g_{ds} \approx \frac{100\mu}{2.28} = 43.9\mu\text{S} @ V_{ds} = 0.48\text{V}$$


U8, U9は

$$\text{PMOS : } g_{ds} \approx \frac{100\mu}{1.06} = 94.3\mu\text{S} @ V_{ds} = 0.2\text{V}$$

DC解析によるバイアス状態の確認①

53

.op コマンドによりDCバイアス状態を確認する。
結果はテキストで表示される。



```
--- Operating Point ---
V(vdsn1):      0.198388      voltage
V(n008):      0.682        voltage
V(vdsn2):      0.407797      voltage
V(n006):      0.934        voltage
V(n005):      0.407797      voltage
V(n007):      0.934        voltage
V(vbp1):      1.116        voltage
V(n004):      1.181        voltage
V(vout):      1.116        voltage
V(n002):      0.881        voltage
V(n003):      1.59591      voltage
V(n001):      1.8          voltage
V(vdsp1):      1.59591      voltage
V(n009):      0.934        voltage
I(C1):        1.116e-024    device_current
I(B1):        0            device_current
I(Vin):       0            device_current
I(V5):        0            device_current
I(V4):        0            device_current
I(V3):        0            device_current
I(V2):        0            device_current
I(V1):        -0.000196793  device_current
Ix(u1:D):     0.000196793    subckt_current
Ix(u1:G):     0            subckt_current
Ix(u1:S):     -0.000196793    subckt_current
Ix(u1:B):     -3.96785e-013  subckt_current
Ix(u2:D):     9.83963e-005    subckt_current
Ix(u2:G):     0            subckt_current
Ix(u2:S):     -9.83963e-005    subckt_current
Ix(u2:B):     -6.06194e-013  subckt_current
Ix(u3:D):     9.83963e-005    subckt_current
Ix(u3:G):     0            subckt_current
Ix(u3:S):     -9.83963e-005    subckt_current
```

File: シングルオペアンプ_ゲイン特性.asc
シミュレーション設定: .op

モデリングさえしっかりしていれば
手計算で十分な精度で設計できる。

	設計値	Simulation
Isink	200 mA	196.8 mA
Ids+, Ids-	100 mA	98.4 mA
Vdsn1	200 mV	198.4 mV
Vdsn2	200 mV	209.4 mV
Vdsp1	200 mV	204.5 mV
Vbp1	1.124 V	1.116 V

DC解析によるバイアス状態の確認②

54

出力されるログファイル内に各トランジスタの g_m , g_{ds} などの情報が記載されている。
設計値とシミュレーション結果が一致していることを確認する。


ここで微調整をして結果を合わせたとしても、実回路ではPVT変動により
完全に一致させることはまず出来ないので、設計値から大きく外れていなければよしとする。

	g_m [mS]		g_{mbs} [mS]		g_{ds} [μ S]	
	設計値	Sim.	設計値	Sim.	設計値	Sim.
U1	2.0	1.96	—	0.561	133	128
U2	1.0	0.975	—	0.256	67.8	57.2
U3	1.0	0.975	—	0.256	67.8	57.2
U4	1.0	1.01	—	0.247	26.3	26.8
U5	1.0	1.01	—	0.247	26.3	26.8
U6	1.0	0.999	—	0.210	43.9	42.9
U7	1.0	0.999	—	0.210	43.9	42.9
U8	1.0	0.906	—	0.207	94.3	88.4
U9	1.0	0.906	—	0.207	94.3	88.4

演習：DC利得の計算

55


これまで求めた各パラメータを用いて、オペアンプのDC差動利得 $G_{\text{diff}}(0)$ を求めよ。



$$G_{\text{diff}}(0) = \frac{V_{\text{out}}}{V_1 - V_2}$$

解答：DC利得の計算

56



$$V_{out} = (i_1 - i_2)r_{out} \approx (g_{m2}V_1 - g_{m3}V_2)r_{out}$$

$$= (V_1 - V_2)g_m r_{out} \quad \because g_m = g_{m2} = g_{m3}$$

$$G_{diff}(0) = \frac{V_{out}}{V_1 - V_2} \approx g_m r_{out}$$

$$r_{out_n} \approx \{1 + (g_{m5} + g_{mb5})r_{ds5}\}r_{ds3}$$

$$= 799 \text{ k}\Omega$$

$$r_{out_p} \approx \{1 + (g_{m7} + g_{mb7})r_{ds7}\}r_{ds9}$$

$$= 302 \text{ k}\Omega$$

$$r_{out} = r_{out_n} // r_{out_p}$$

$$= 219 \text{ k}\Omega$$


$$G_{diff}(0) \approx g_m r_{out} = 219$$

$$G_{diff}(0) \approx 46.8 \text{ dB}$$


DC利得及び出力範囲の確認

57


File:シングルオペアンプ_ゲイン特性.asc
シミュレーション設定: .dc



飽和領域での動作範囲は、
 $V_{sig} = V_{DD} - 5V_{eff}$
 $= 1.8 - 1.0 = 0.8 \text{ V}$




電子回路シミュレーター研修



KEK 素粒子原子核研究所

エレクトロニクスシステムグループ 田内一弥

オペアンプ





$$V_{out} = G(V_{in+} - V_{in-}) \quad G: \text{開ループ利得}$$

- 演算増幅器 (Operational Amplifier)
 - － 反転増幅、非反転増幅、差動増幅、電圧フォロワー、電流電圧変換、加減算、微分、積分、フィルタ、定電圧、定電流・・・


オペアンプ

- 機能ブロックと内部回路



反轉增幅回路


- 反轉增幅回路



$$V_{out} = -\frac{R_2}{R_1} V_{in}$$

反轉增幅回路

- 回路図(-2倍) Draft1.asc



反転増幅回路

● AD8030データシート



低消費電力、高速レールtoレール
入／出力アンプ

AD8029/AD8030/AD8040

特長

低消費電力

電源電流／アンプ：1.3mA

高速

125MHz、-3dB帯域幅 ($G=+1$)

スルーレート：60V/ μ s

0.1%へのセトリング・タイム：80ns

レールtoレール入／出力

位相反転なし、入力電圧範囲はレールを200mV超える値
まで可能

広い電源範囲：2.7~12V

オフセット電圧：6mV (max)

低い入力バイアス電流：+0.7~-1.5 μ A

小型パッケージ

SOIC-8、SC70-6、SOT23-8、SOIC-14、TSSOP-14

アプリケーション

バッテリー駆動の計測機器

フィルタ

A/Dドライバ

バッファリング

概要

AD8029 (シングル)、AD8030 (デュアル)、AD8040 (クワッド) は、アンプ当たりの静止電流がわずか1.3mAのレールtoレール入／出力の高速アンプです。この低消費電力にもかかわらず、125MHzの小さな帯域幅と60V/ μ sのスルーレートで優

接続図 (上面図)




図1. SOIC-8 (R)




図2. SC70-6 (KS)




図3. SOIC-8 (R) と
SOT23-8 (RJ)





図4. SOIC-14 (R) と
TSSOP-14 (RU)

ユーザーは、多様な機能をもつAD8029/AD8030/AD8040によって、消費電力を6.5mW未満に抑えながら広範囲の電源でアンプを動作させることができます。このような特長により、大きな帯域幅を必要とするバッテリー駆動のシステムから、部品密度のために低消費電力が求められる高速システムに至るまで


反転増幅回路

- シミュレーション



非反轉增幅回路


- 非反轉增幅回路



$$V_{out} = \left(1 + \frac{R_2}{R_1}\right) V_{in}$$


非反轉增幅回路

- 回路圖(+3倍) Draft2.asc




非反転増幅回路

- シミュレーション




電圧フォロワー回路

- 回路図(1倍) Draft3.asc




電圧フォロワー回路

- シミュレーション




加算回路

- 回路図(IN1=1kHz,IN2=2kHz,IN3=4kHz) Draft4.asc




加算回路

- シミュレーション




差動回路

- 回路図 Draft5b.asc




差動回路

シミュレーション




差動回路(+ノイズ)

- 回路図 Draft5.asc




差動回路(+ノイズ)

シミュレーション




演習

ダイヤモンド
検出器





ダイヤモンド検出器からの信号を測定したい
回路を設計して下さい。

演習



- ダイヤモンド検出器とは？
 - － 電圧 (V_{bias}) をかけてあるダイヤモンド半導体中を粒子が通過するとパルスが出力される


演習



- 検出器からは600mVを中心に上向きもしくは下向きにパルスが出力される。

演習

MCA



- HV=40V、測定時間は1日
- α 線ピークはでている

- 検出器からのパルスをMCA(多重波高分析器)に入力してデータを取りたい

演習



- このMCA(多重波高分析器)は、上向きのパルスしか測定できない。



- ## ● 下向きのパルスをどうするか？

演習



- 下向きのパルスは反転して出力する
- 上向きはそのまま出力

演習



- MCAの入ラインピーダンスは $50\ \Omega$
- 使用電源電圧は3.3V
- 出力を2つに分けてVbiasが+の時の出力(Vout1)と-の時の出力(Vout2)で回路図を作成して下さい。