

マルチピクセルAPDを使った陽電子検出器の開発
とJ-PARC MLF のミュオン実験装置への導入

How to install a μ SR spectrometer
in two years from the scratch

小嶋健児

(KEK物構研/J-PARC MLFミュオン, Open-It)


2012.11.5 計測システム研究会@東大本郷

outline

- 最終目的：ミュオンスピン緩和(μ SR)分光器 5page
 - ハードウェア&ソフトウェア 20page
 - ASIC-アナログボード
 - FPGA-デジタルボード
 - データ収集システム
 - コミッショニングの結果と問題点 5page
 - まとめ
- total 30page

Where is J-PARC

J-PARC=Japan Particle Accelerator Research Complex



J-PARC Facility (KEK/JAEA)

South to North

Linac

3 GeV
Synchrotron

Neutrino Beams
(to Kamioka)


Materials and Life
Experimental
Facility (MLF)

50 GeV
Synchrotron

Hadron Exp.
Facility



- JFY2007 Beams
- JFY2008 Beams
- JFY2009 Beams

Bird's eye photo in January of 2008





J-PARC MLF neutron and muon BLs

DΩ-I@J-PARC/MUSE





Standard set-up of μ SR






J-PARC D-line:
 ~180k/pulse/300kW μ⁺ for open geometry
 $180k \times 0.8\% / 16 = 90e^+ / \text{pulse/counter}$ or **24ns sep.**
 ~10k/pulse/200kW for Φ15mm sample size
 $10k \times 0.8\% / 16 = 5e^+ / \text{pulse/counter}$ or **400ns sep.**




新型検出器ハードウェア：アナログボードの開発の歴史


8



2ch detector prototype
1chASIC×2 *Dec. 2010*
12bit HV bias DAC
manual threshold control
→works, but only 2ch.





1ch but new ASIC chip
16chASIC×1 *Sep. 2011*
4bit HV bias DAC
4bit threshold DAC
→noise sensitive, but ASIC works. beam tested @ RAL.



32ch detector 2011v1→v2
16chASIC×2 *Nov. 2011*
→low noise. *Feb. 2012*
scintillator is to be separated.
beam tested @J-PARC.

Technology element (I): Avalanched Photo Diode

MPPC(Multi Pixel Photon Counter)






Inexpensive (~\$40/piece)

high gain (~ 10^6)


low bias voltage (~70V)

works under ~Tesla magnetic field



10mm×12mm×10mm Scintillator
 Φ1mm WLS fiber

ASIC (Application Specific IC)



4bit digital control × 3

DAC0: Bias voltage

DAC1: Transistor adjustment

DAC2: Discriminator threshold



Control bits × 4

DAC0 enable

Gain ×10/×100

Digital out ON/OFF,
Analog out ON/OFF

ASIC control via serial: 16bit×16ch=256bit







Technology element (3): Read-out module & FPGA




FPGA (Field Programable Gate Array)



DAQ cycle

Uchida@IPNS, Kojima@muon




2ch prototype: VOLUME-1 in 2010





single hit histogram of ch002

single_ch002	
Entries	8290
Mean	540
RMS	220




Kalliope ver 1.1 installed model in 2012 using VOLUME-2011





Scinti board v1 (GN-1274-1)
Analog board 2011v3 (GN-1186-3)
Digital board v2 (GN-1078-2)


KALLIOPE= 「仮才ペ」

KEK **A**dvanced **L**inear and **L**ogic board
Integrated **O**ptical detector for
Position and **E**lectrons



32ch/board
digital:
1.8V 1A, 5V 0.5A
analog:
5V 0.1A





Scinti #

Scinti #

MPPCの姿勢について

MPPCを組み込む時、MPPCの極性を揃えるため (CATHODE INDICATOR HOLE) をマーカーとして利用する。


<MPPCハウジング>には外形の四角のうち一カ所に方向を認識するための面取り (C1) を施している

<MPPCハウジング>にMPPCを埋め込む時、<


シンチボードとアナログボードの間：1ch毎に同軸線で接続¹⁶



cable installing tool




removing cables





how to install a cable



上流と下流のカウンターセット (6boards×2=12boards 384ch)¹⁷







GNDed Al-mylar for noise shield



400A 50kV=2MW MHz帯パルス電源





		detector grounding	
		floating (rubber sheet)	BL GND
No Shield	 <p>DI-extension duct</p> <p>rubber insulating sheet</p>	 <p>touching to BL GND</p> <p>touching to BL GND via six metallic spacers</p>	
Al wrap (20um)x2	 <p>rubber insulating sheet and Al wrap (20μm)x2</p>	 <p>BL GND via six metallic spacers and Al foil wrap (20μm)x2</p>	

detector grounding



floating (rubber sheet)



BL GND

No
Shield



Al
wrap
(20um)x2






検出器立体角が8%→20%に増強
この秋からコミッショニング

trigger-driven 閾値変更モードタイミングチャート

Kojima@muon
Takahashi@muon



on-chip ヒットカウンタ

各フェーズのカウント数をスローコントロールレジスタに書き出す。

プリセットトリガー数を設定して積分カウント値も書き出す。

→DAQなしに陽電子カウントを測定できる。

→カウント数を使った自動閾値調整 (bash shell script + c-code) も完成

デジタルボードをNIM入力化


+ 深尾祥紀(IPNS)、神田聡太郎(東大理)

鈴木 聡(CRC)、内田智久(IPNS)、田中真伸(IPNS)

Kalliope



OpenIT collaboration



最初の4台が2012.06.07納入済。


動作確認済。

- NIM入力化したことで、集密度は下がるが使いやすくなった。
- プログラマブルNIM入出力端子付き
- OpenITブランドで売り出し中。

32chNIMinTDC約20万円+10万円


CAMAC LeCroy 3377の後継となるか？

データ収集系のアップグレード：PMT既存カウンタとの共存²⁴




Conditions: **111kW** operation, 27.4MeV μ^+ , Kicker ON


DSL2 slit LR=15/15, UD=120/120
 DSL3-1 slit LR=120/120, UD=120/120
 No collimator block (Φ 40 beam window)
 sample: large Ag plate RT, in air
 coincidence allowance=10ns



rates/100pls	PMT	Kalliope
single	67.8k/256ch	63.6k/384ch
coincidence	9.3k/128pair	14.3k/192pair







1	alph	1.011731	6.5659E-4
2	phase	4.35581	0.191731
3	asy1	0.202165	3.9327E-4
4	frq1	0.130307	8.2121E-5
5	rlx1	2.9251E-6	7.5863E-4






1	alph	1.044641	6.3033E-4
2	phase	11.46727	0.157533
3	asy1	0.221307	3.7144E-4
4	frq1	0.130199	5.7751E-5
5	rlx1	6.3101E-6	0.0070488


コミッショニング：レート耐性とスペクトル歪み（続行中）²⁶




カウントレートを下げるとスペクトル歪みは改善：未解決²⁷



959: flypast Ag20mm ZF HV=73V-3-16 kickerON* [1 vs






MPPCノイズ（時間依存なし：上図）を拡大すると
4ns毎にカウントの多いチャンネルが現れる。


4相クロック = 250MHz × 4の不調。

Spartan6 FPGA内のtiming constraintが効かない？



本多さん（東北大）松本さん（阪大）も同じ現象

本多さんから解決の糸口が・・・。



stop time $t1+\text{delay}(\text{ns})$

謝辞

KEK物構研ミュオン：幸田章宏, 高橋義知, 宮崎正範, 平石雅俊, 門野良典

KEK素核研g-2グループ：深尾祥紀, 神田聡太郎, 齊藤直人

KEK計算センタ(DAQ)：鈴木(山形)聡

KEK素核研先端計測

(ASIC設計・テスト)：田中真伸, 村上 武

(FPGAオリジナルコード)：内田智久

(ボード設計)：池野正弘, 齊藤正俊

このプロジェクトはOpen-Itの枠組みで可能になりました。

ディスカッション：本多さん(東北大), 松本さん, 佐藤さん(阪大),
吉村さん(KEK素核研), 瀬谷さん, 岸本さん(KEK物構研)・・・



- マルチピクセルAPDを使った陽電子検出器の作成

- キッカーノイズ退治成功
- 4ns問題はまだある。



Kalliope v1.1

- ASIC: VOLUME2011を使って32×12台=384chをJ-PARC/MLFインストール
- ミュオンビームを使ってコミッショニング中



- レート耐性(目標の~1/5)とスペクトル歪みは調整中だが、稼働し始めた。

- U-line 超低速 μ SR分光器 ($\sim 2\text{kG}$, low rate) FY2012

- Kalliope v1.1でおそらく大丈夫
- VOLUME-2012が使えれば吉



- S-line 汎用 μ SR分光器 ($\sim 4\text{kG}$, middle rate, $\sim 1000\text{ch}$ class)

- VOLUME-2012が必須。 FY2013

- D-line 高磁場 μ SR分光器 ($\sim 5\text{T}$, focused high rate, $\sim 2000\text{ch}$?)

- 小さいシンチ?

- Si-strip?

FY2013-2014

