

超伝導検出器 MKID の周波数多重読み出し 用フロントエンド回路の開発

総研大 D1 石塚光

目次

- GroundBIRD 実験
- ・ 超伝導検出器 MKID と読み出し
- ・ ADC/DAC board "*RHEA*"の開発
- *RHEA*の評価
- MKID の読み出し試験
- ・ まとめと今後の開発
- ・開発上の困難とその解決



GroundBIRD 実験

GroundBIRD 実験



検出器の高感度化 → 多素子化が必須条件

回転冷却光学系



クロス-ドラゴン 反射光学系 @ 4 K 開口径 30 cm、視野 20°









MKID アレイ @ 250 mK 624 個 @ 145 GHz 224 個 @ 220 GHz







クロス-ドラゴン 反射光学系 @ 4 K 開口径 30 cm、視野 20[°]



クライオスタット パルス管冷凍機、 ヘリウム吸着式冷凍機搭載



先端計測実験棟 @ KEK



MKID アレイ @ 250 mK 624 個 @ 145 GHz 224 個 @ 220 GHz



計測システム研究会@RCNP

<u>GroundBIRD 実験の読み出し要求</u>

- 100 素子同時読み出し ⇔ <u>帯域 200 MHz</u> - <u>deadtime-less</u> かつ安定した読み出し - sample rate > 10 kHz - MKID の応答速度 ~100 us

- readout rate < 1.6 MB/s

- 8 board を 1 PC で読み出した場合





GroundBIRD:

- 観測周波数: 145, 220 GHz
- 読出周波数: 4—5 GHz
- 検出器数: 848
- NET: 250 uKs^{1/2}/個

超伝導検出器 MKID と読み出し

MKID (<u>M</u>icrowave <u>K</u>inetic <u>Inductance</u> <u>D</u>etector)



→ 共振器の力学的インダクタンス変化

→<u>共振状態変化</u>

振幅と位相の変化を計測

 f_0

δθ

0

MKIDS (<u>M</u>icrowave <u>K</u>inetic <u>I</u>nductance <u>D</u>etectors)



共振器の長さを変えて、周波数空間へ信号を多重化:

- 1本の Feed Line で多素子同時読み出し
- → 冷凍機の熱流入を抑制



計測システム研究会@RCNP

読み出し方法



FPGA でつくった波を DAC で出力し、 UP Mixer と LO(3—6 GHz)で、 メガヘルツをギガヘルツに Up-convert

読み出し方法



FPGA でつくった波を DAC で出力し、 UP Mixer と LO(3—6 GHz)で、 メガヘルツをギガヘルツに Up-convert MKID

読み出し方法



従来の ADC/DAC board – FMC150





FMC150 で MKID を読み出した例

http://www.4dsp.com/FMC150.php



ローパス・フィルタによる帯域の制限

帯域の広さは読み出し多重度に比例 しかし、DAC 出口にローパス・フィルタが実装 →帯域を実質 70 MHz 以下に制限

L3 270n





計測システム研究会 @ RCNP

消費電力・発熱の過大

基板が消費電力過多で発熱 → FPGA board hung-up 特に PLL(位相同期回路)の消費電力が大きく、発熱量が大きい → 読み出し系の動作が不安定

→ deatime-less という CMB 実験の要求を満たさない

その他:

- 外付け冷却ファンが必須 - HDL コード増(1,000 行~) - バグ増 etc.



ユーザビリティの損失

クロック周波数が人にやさしくない:

- 通信用なので、分周しやすい周波数(245.76 MHz)の発振器が搭載 → ユーザーが調整する周波数分解能が非直感的になる(12.288 kHz)

コネクターの規格が不揃い:

- アナログ基板のコネクターだけ、別の工具、ケーブルが必要 - コネクターの脱着は、開発時において日常茶飯事 → ユーザーに余計なストレスを与える



- ・制限された帯域
- ・消費電力・発熱の過多
- ユーザビリティの損失



ADC/DAC board の開発 RHEA(<u>R</u>hea is a <u>H</u>igh sp<u>E</u>ed <u>A</u>nalog board)

広帯域化

DAC 出力部分のキャパシタとインダクタからなるローパス・フィルタを排除



省電力·利便化

^{クロック分配の簡素化} PLL → Clock fanout buffer、周波数: 245.76 MHz → 200 MHz



安定化

電源回路を簡素化 & ICの再選定



RHEA による解決案

- 広帯域化
 - ローパス・フィルタを排除
- 省電力化•安定化
 - PLL → Clock fan-out buffer を採用
 - 電源回路の見直し
- ユーザビリティの向上
 - 水晶発振器の変更(245.76 MHz → 200 MHz)
 コネクタ規格の統一(MMCX → SMA)

RHEAとFMC150の比較







RHEA の評価

<u>帯域の評価</u>

DAC→ADCを直結、FPGA で demodulation(I/Q を計算)して最大使用帯域を測定
- AMP = |/ + iQ|, (i: 虚数単位)
- PHA = angle(/ + iQ)



<u>消費電力の評価</u>

評価方法:

- 1. 定電圧源(12 V)で基板に電力を供給
- 2. フロントエンド回路に供給する電流量を計測
- 3. デジタル基板のみの電流量を差し引き、アナログ基板の消費電力を算出



計測システム研究会@RCNP

基板の発熱量

赤外線サーモグラフィを使って基板表面温度を測定 - RHEAとFMC150を「読み出し多重度 32」で稼働し、 それぞれについて冷却ファンあり/なしの温度を計測





基板上 IC の発熱量を大幅に削減



まとめと今後の開発

- CMB 観測用 MKID の読み出しに用いる ADC/DAC board を開発
 - GroundBIRD が要求する帯域 200 MHz
 - deadtime-less かつ安定した読み出し
- 従来の ADC/DAC board の解決すべき課題:
 - 帯域が狭い
 - 消費電力・発熱の過大
 - user-unfriendly
- 新 ADC/DAC board 「RHEA」による改善:
 - 帯域: 200 MHz
 - 消費電力: 50% off
 - user-friendly
- RHEA が Ground BIRD 実験の要求を満たすことを確認
- 新フロントエンド回路で MKID の読み出し試験を行い信号を確認
- 今後の開発
 - ノイズスペクトルの測定
 - 多チャンネル化
 - FPGA ボードのアップグレード

開発上の困難とその解決

納品時のトラブル

クロックが出ない?

搭載している水晶発振器が回路図と違った





クロックの確認方法

確認方法:

- 〇 部分をオシロスコープでプローブ
 - + 厳密には、差動信号をプローブする際は差動プローブを用いるが 信号の有無を確認することが目的のためパッシブ・プローブを使う



トラブルの解決

水晶発振器を交換





SiTCP の timing violation

- 開発環境 ISE → Vivado、制約方法が変わった UCF → XDC
- timing violation が大量に発生:
 - Total hold slack: -1462.473 ns
 - # of failing endpoints: 409
- timing violation が検出されると bit file 生成に時間がかかり、 開発効率が著しく落ちる

Timing - Timing Summary - timing_1			? ×
Q Image of many dialog in Q Image of many dialog in General Information Image of many dialog in Image of many dialog in Design Timing Summary Image of dialog in Clock Summary (6) Image of dialog in	Design Timing Summary Setup Worst Negative Slack (WNS): <u>2,401 ns</u> Total Negative Slack (TNS): 0.000 ns Number of Eailing Endpointer 0	Id Slack (WHS): <u>-3.730 ns</u> d Slack (THS): <u>-1462.473 ns</u> f Failing Fadranty, 400	Width Slack (WPWS): <u>1.100 ns</u> Width Negative Slack (TPWS): 0.000 ns
Check Timing (312) Inter-Clock Paths phy_rxclk to phy_txclk Hold -0.447 ns (10) Clk_out2_clk_wiz_0 to phy_txclk Hold -3.730 ns (10)	Total Number of Endpoints: 0 Total Number of Endpoints: 7119 Total Num Timing constraints are not met.	nber of Endpoints: 2119 Total Number	r of Endpoints: 4236

SiTCP timing violation

	$pny_rxcik \rightarrow pny_txcik, 125 whz \rightarrow pny_txcik$													
General Information From Clock To Clock Edges (WNS) WNS (ns) TNS (ns) Failing Endpoints (TNS) Edges (WHS) WHS (ns) THS (ns) Failing Endpoints (THS) Total Endpoints (THS) Design Timing Summary (6) From Clock phy_txclk rise - rise 7.750 0.000 0 18 rise - rise -0.447 -7.926 18 18 Clock Summary (6) File (Clk_out2_clk_wiz_0 phy_txclk rise - rise 8.718 0.000 0 408 rise - rise -3.730 -1462.026 408 408	States =	Inte	er-Clock Paths											
Design Timing Summary phy_rxclk phy_txclk rise - rise 7.750 0.000 0 18 rise - rise -0.447 -7.926 18 18 Clock Summary (6) i clk_out2_clk_wiz_0 phy_txclk rise - rise 8.718 0.000 0 408 rise - rise -3.730 -1462.026 408 408	General Information	•	From Clock	To Clock	Edges (WNS)	WNS (ns)	TNS (ns)	Failing Endpoints (TNS)	Total Endpoints (TNS)	Edges (WHS)	WHS (ns)	THS (ns)	Failing Endpoints (THS)	Total Endpoints (THS)
Clock Summary (6) clk_out2_clk_wiz_0 phy_txclk rise - rise 8.718 0.000 0 408 rise - rise -3.730 -1462.026 408 408	B Design Timing Summary		phy_rxclk	phy_txclk	rise - rise	7.750	0.000	0	18	rise - rise	-0.447	-7.926	18	18
	Clock Summary (6)		clk_out2_clk_wiz_0	phy_txclk	rise - rise	8.718	0.000	0	408	rise - rise	-3.730	-1462.026	408	408
Check Timing (312) phy_rxclk clk_out2_clk_wiz_0 rise - rise 3.984 0.000 0 18 rise - rise 1.485 0.000 0 18	- Check Timing (312)		phy_rxclk	clk_out2_clk_wiz_0	rise - rise	3.984	0.000	0	18	rise - rise	1.485	0.000	0	18
□	⊡ · / Inter-Clock Paths		phy_txclk	clk_out2_clk_wiz_0	rise - rise	2.401	0.000	0	408	rise - rise	1.718	0.000	0	408
□··· □ Hold =0.447 ns (10) □·· □ elk_out2_clk_wiz_0 to phy_txclk □·· □ Hold =3.730 ns (10)	 phy_rxclk to phy_txclk Hold =0.447 ns (10) clk_out2_clk_wiz_0 to phy_txclk Hold =3.730 ns (10) 													

、 11 _

phy_rxclk \rightarrow phy_txclk

	4 *	Intel Olock Fa	uio priy	Provide to pr	ny_txelk - Hold	d						
General Information	▶ ۹	Name	Slack	Levels	High Fanou	ut From	То	Total Delay	Logic Delay	Net Delay Source Clock	Destination Clock	Exception
Timer Settings		👌 칻 Path 91	-0.44	7	0	1 SiTCP_inst/Wrapper_SiTCP/SiTCP/GMII/GMII_RXCNT/orMacPause/C	SiTCP_inst/Wrapper_SiTCP/SiTCP/GMII/GMII_TXCNT/irMacPauseExe_0/D	0.379	0.199	0.180 phy_rxclk	phy_txclk	
Design Timing Summary		🦻 칻 Path 92	-0.44	4	1	2 SiTCP_inst/Wrapper_SiTCP/SiTCP/GMIL/GMILRXCNT/orMacTim_0/C	SiTCP_inst/Wrapper_SiTCP/SiTCP/GMII/GMII_TXCNT/irMacPauseTime_0/D	0.491	0.299	0.192 phy_rxclk	phy_txclk	
Clock Summary (6)		🗋 칻 Path 93	-0.44	4	1	2 SiTCP_inst/Wrapper_SiTCP/SiTCP/GMII/GMII_RXCNT/orMacTim_1/C	SiTCP_inst/Wrapper_SiTCP/SiTCP/GMII/GMII_TXCNT/irMacPauseTime_1/D	0.491	0.299	0.192 phy_rxclk	phy_txclk	
Check Timing (312)	21	🛿 🎓 Path 94	-0.44	4	1	2 SiTCP_inst/Wrapper_SiTCP/SiTCP/GMIL/GMILRXCNT/orMacTim_10/C	SiTCP_inst/Wrapper_SiTCP/SiTCP/GMII/GMII_TXCNT/irMacPauseTime_10/D	0.491	0.299	0.192 phy_rxclk	phy_txclk	
□ Inter-Clock Paths	6	🍃 🎓 Path 95	-0.44	4	1	2 SiTCP_inst/Wrapper_SiTCP/SiTCP/GMII/GMII_RXCNT/orMacTim_11/C	SiTCP_inst/Wrapper_SiTCP/SiTCP/GMII/GMII_TXCNT/irMacPauseTime_11/D	0.491	0.299	0.192 phy_rxclk	phy_txclk	
phy_rxclk to phy_txclk	1 ×	🦻 Path 96	-0.44	4	1	2 SiTCP_inst/Wrapper_SiTCP/SiTCP/GMIL/GMILRXCNT/orMacTim_12/C	SiTCP_inst/Wrapper_SiTCP/SiTCP/GMII/GMII_TXCNT/irMacPauseTime_12/D	0.491	0.299	0.192 phy_rxclk	phy_txclk	
Hold -0.447 ns (10)		🥐 Path 97	-0.44	4	1	2 SiTCP_inst/Wrapper_SiTCP/SiTCP/GMII/GMII_RXCNT/orMacTim_13/C	SiTCP_inst/Wrapper_SiTCP/SiTCP/GMII/GMII_TXCNT/irMacPauseTime_13/D	0.491	0.299	0.192 phy_rxclk	phy_txclk	
☐ // Clk_out2_clk_wiz_U to phy_txclk		🦻 Path 98	-0.44	4	1	2 SiTCP_inst/Wrapper_SiTCP/SiTCP/GMIL/GMILRXCNT/orMacTim_14/C	SiTCP_inst/Wrapper_SiTCP/SiTCP/GMII/GMII_TXCNT/irMacPauseTime_14/D	0.491	0.299	0.192 phy_rxclk	phy_txclk	
Hold -3./30 ns (10)		🥐 Path 99	-0.44	4	1	2 SiTCP_inst/Wrapper_SiTCP/SiTCP/GMII/GMII_RXCNT/orMacTim_15/C	SiTCP_inst/Wrapper_SiTCP/SiTCP/GMII/GMII_TXCNT/irMacPauseTime_15/D	0.491	0.299	0.192 phy_rxclk	phy_txclk	
		🦻 Path 100	-0.44	4	1	2 SiTCP_inst/Wrapper_SiTCP/SiTCP/GMII/GMII_RXCNT/orMacTim_2/C	SiTCP_inst/Wrapper_SiTCP/SiTCP/GMIJ/GMII_TXCNT/irMacPauseTime_2/D	0.491	0.299	0.192 phy_rxclk	phy_txclk	

125 MHz \rightarrow phy txclk

	•	/										
× 🗠 🗢 두 🗕 🗹 🖗	•	инег-оноск ган	uns – cik_u	ourz_cik_w	iz_0 to phy_txcl	k - Hold						
General Information		Name	Slack	Levels	High Fanout	From	To	Total Delay	Logic Delay	Net Delay Source Clock	Destination Clock	Exception
Timer Settings		📌 칻 Path 111	-3.730)	1	2 SiTCP_inst/Wrapper_SiTCP/SiTCP/GMII/GMII_TXCNT/ipgCnt_8/C	SiTCP_inst/Wrapper_SiTCP/SiTCP/GMII/GMII_TXCNT/ipgOk/D	0.456	0.214	0.242 clk_out2_clk_wiz_0	phy_txclk	
Design Timing Summary		🏹 🥐 Path 112	-8.713	7	1	5 SiTCP_inst/Wrapper_SiTCP/SiTCP/GMII/GMII_TXBUF/memRdAddr_1/C	SiTCP_inst/Wrapper_SiTCP/SiTCP/GMII/GMII_TXBUF/sfdDec/D	0.470	0.214	0.256 clk_out2_clk_wiz_0	phy_txclk	
Clock Summary (6)		🎅 🦻 Path 113	-3.706	6	1	1 SiTCP_inst/Wrapper_SiTCP/SiTCP/GMII/GMII_TXBUF/rsmpBank1LastWrAddr_0/C	SiTCP_inst/Wrapper_SiTCP/SiTCP/GMII/GMII_TXBUF/lastWrAddr_0/D	0.480	0.299	0.181 clk_out2_clk_wiz_0	phy_txclk	
Inter-Clock Paths		1 🥐 Path 114	-3.706	6	1	1 SiTCP_inst/Wrapper_SiTCP/SiTCP/GMII/GMII_TXBUF/rsmpBank1LastWrAddr_1/C	SiTCP_inst/Wrapper_SiTCP/SiTCP/GMI/GMI_TXBUF/lastWrAddr_1/D	0.480	0.299	0.181 clk_out2_clk_wiz_0	phy_txclk	
phy rxclk to phy txclk		Path 115	-8.700	5	1	1 STOP_inst/Wrapper_STOP/STOP/GMIL/GMILTXBUF/rsmpBank1LastWrAddr_10/C	STOP_inst/Wrapper_STOP/STOP/GMIL/GMIL_TXBUF/lastWrAddr_10/D	0.480	0.299	0.181 clk_out2_clk_wiz_0	phy_txclk	
Hold -0.447 ns (10)		Path 110	-3.700	5	1	1 SiTCP_inst//wrapper_SiTCP/SiTCP/GMIL/GMIL_TXBUF/rsmpBank1Last/wrAddr_2/C	STCP_inst/wrapper_STCP/STCP/GMT/GMT_TXBUF/last/wrAddr_2/D STCP_inst//wrapper_STCP/STCP/GMT/GMT_TXBUF/last/wrAddr_3/D	0.480	0.299	0.181 clk_out2_clk_wiz_0	phy_txcik	
🖨 🗁 clk_out2_clk_wiz_0 to phy_txclk		Path 118	-3,706	6	1	1 SiTCP inst/Wrapper SiTCP/SiTCP/GMII/GMII TXBUF/rsmpBank 1LastWrAddr 4/C	SiTCP inst/Wrapper SiTCP/SiTCP/GMII/GMII TXBUF/lastWrAddr 4/D	0.480	0.299	0.181 clk out2 clk wiz 0	phy_txclk	
Hold -3.730 ns (10)		🦻 Path 119	-3.706	6	1	1 SiTCP_inst/Wrapper_SiTCP/SiTCP/GMII/GMII_TXBUF/rsmpBank1LastWrAddr_5/C	SiTCP_inst/Wrapper_SiTCP/SiTCP/GMII/GMII_TXBUF/lastWrAddr_5/D	0.480	0.299	0.181 clk_out2_clk_wiz_0	phy_txclk	
	:	Path 120	-3.706	1	1	1 SiTCP inst/Wrapper SiTCP/SiTCP/GMII/GMII TXBUE/rsmpBank1LastWrAddr 6/G	SiTCP inst/Wrapper SiTCP/SiTCP/GMII/GMII TXBUE/lastWrAddr.6/D	0.480	0.299	0.181 clk out2 clk wiz 0	phy txclk	

- - 2 >

D 7



Open-It forum でコメントをもらう

SiTCP 内部の信号に timing violation → 内田さん相談 → Open-It forum にスレッドを作ってもらう

現在位置: ホーム > Tips > member > FPGA & PCB > FPGA > S i TCPタイミングエラー

Subscribe

🖥 SiTCPタイミングエラー

作者: Tomohisa Uchida — 最終変更 2015年03月31日 14時36分 — 履歴

Up to FPGA

Posted by Tomohisa Uchida at March 19. 2015

SiTCPライブラリ内でタイミングエラーが発生する時があります。

SiTCPでは複数のクロックを使用しているので非同期処理を行っている回路があります。その回路の信号をタイミング計算するとエラーになります。

回避するためには下の制約をかけてください。

NET "SiTCP/GMII/GMII_TXBUF/memRdReq*" TIG; NET "SiTCP/GMII/GMII_TXBUF/orRdAct*" TIG; NET "SiTCP/GMII/GMII_TXBUF/dlyBank0LastWrAddr*" TIG; NET "SiTCP/GMII/GMII_TXBUF/dlyBank1LastWrAddr*" TIG; NET "SiTCP/GMII/GMII_TXBUF/muxEndTgl" TIG; NET "SiTCP/GMII/GMII_RXBUF/cmpWrAddr*" TIG;

内田 Esys

2015-07-26

http://openit.kek.jp/tips/member/fpga-pcb/fpga/741101568

Timing constraints for SiTCP

create_clock -period 8.	000 -name phy_rxclk -waveform {0.000 4.000} [get_ports phy_rxclk]
<pre>create_clock -period 40 # Timing constrainsts</pre>	Open-It Forum で教えてもらった制約(XDC) Phy_txclk]
<pre>set_false_path -through set_false_path -through set_false_path -through set_false_path -through set_false_path -through set_false_path -through set_false_path -through</pre>	<pre>[get_nets SiTCP_inst/Wrapper_SiTCP/SiTCP/SiTCP_INT/SiTCP_INT_REG/regX10Data*] [get_nets SiTCP_inst/Wrapper_SiTCP/SiTCP/SiTCP_INT/SiTCP_INT_REG/regX11Data*] [get_nets SiTCP_inst/Wrapper_SiTCP/SiTCP/SiTCP_INT/SiTCP_INT_REG/regX12Data*] [get_nets SiTCP_inst/Wrapper_SiTCP/SiTCP/SiTCP_INT/SiTCP_INT_REG/regX13Data*] [get_nets SiTCP_inst/Wrapper_SiTCP/SiTCP/SiTCP_INT/SiTCP_INT_REG/regX14Data*] [get_nets SiTCP_inst/Wrapper_SiTCP/SiTCP/SiTCP_INT/SiTCP_INT_REG/regX14Data*] [get_nets SiTCP_inst/Wrapper_SiTCP/SiTCP/SiTCP_INT/SiTCP_INT_REG/regX15Data*] [get_nets SiTCP_inst/Wrapper_SiTCP/SiTCP/SiTCP_INT/SiTCP_INT_REG/regX15Data*]</pre>
<pre>set_false_path -through set_false_path -through set_false_path -through set_false_path -through set_false_path -through set_false_path -through</pre>	<pre>[get_nets SiTCP_inst/Wrapper_SiTCP/SiTCP/SiTCP_INT/SiTCP_INT_REG/regX17Data*] [get_nets SiTCP_inst/Wrapper_SiTCP/SiTCP/SiTCP_INT/SiTCP_INT_REG/regX18Data*] [get_nets SiTCP_inst/Wrapper_SiTCP/SiTCP/SiTCP_INT/SiTCP_INT_REG/regX1AData*] [get_nets SiTCP_inst/Wrapper_SiTCP/SiTCP/SiTCP_INT/SiTCP_INT_REG/regX1AData*] [get_nets SiTCP_inst/Wrapper_SiTCP/SiTCP/SiTCP_INT/SiTCP_INT_REG/regX1BData*] [get_nets SiTCP_inst/Wrapper_SiTCP/SiTCP/SiTCP_INT/SiTCP_INT_REG/regX1BData*]</pre>
<pre>set_false_path -through set_false_path -through set_false_path -through set_false_path -through set_false_path -through set_false_path -through</pre>	<pre>[get_nets SiTCP_inst/Wrapper_SiTCP/SiTCP/GMII/GMII_TXBUF/memRdReq*] [get_nets SiTCP_inst/Wrapper_SiTCP/SiTCP/GMII/GMII_TXBUF/orRdAct*] [get_nets SiTCP_inst/Wrapper_SiTCP/SiTCP/GMII/GMII_TXBUF/dlyBank0LastWrAddr*] [get_nets SiTCP_inst/Wrapper_SiTCP/SiTCP/GMII/GMII_TXBUF/dlyBank1LastWrAddr*] [get_nets SiTCP_inst/Wrapper_SiTCP/SiTCP/GMII/GMII_TXBUF/muxEndTgl] [get_nets SiTCP_inst/Wrapper_SiTCP/SiTCP/GMII/GMII_RXBUF/cmpWrAddr*]</pre>

Timing - Timing Summary - timing_1	# of failing endpoints 0	₽ ×
	Hold 1.984 ns Hold Slack (WHS): 0.066 ns 0.000 ns Total Hold Slack (THS): 0.000 ns 0 Number of Failing Endpoints: 0 \$500 Total Number of Failing Endpoints: \$500	Pulse Width Worst Pulse Width Slack (WPWS): <u>1.100 ns</u> Total Pulse Width Negative Slack (TPWS): 0.000 ns Number of Failing Endpoints: 0 Total Number of Failing Endpoints: 0
Total Number of Endpoints.		Total Number of Endpoints: 3904

計測システム研究会@RCNP

BACKUP



新アナログ基板 RHEA Ver. 1.0





新フロントエンド回路



クロック分配の安定性確認

アナログ基板からのクロックとデジタル基板上のクロックを比較:

- 1. 28-bits counter を FPGA に実装、MSB を LED に出力(1/2²⁸ に down-sample) 2. 3 つのクロックを同時にカウント・アップ
- 3.1日放置して、ズレを確認

もし、クロック抜け等があれば、そのクロックは大きくズレる



クロック分配の安定性確認

アナログ基板からのクロックとデジタル基板上のクロックを比較:

- 1. 28-bits counter を FPGA に実装、MSB を LED に出力(1/2²⁸ に down-sample) 2. 3 つのクロックを同時にカウント・アップ
 - 3.1日放置して、ズレを確認

もし、クロック抜け等があれば、そのクロックは大きくズレる

アナログ基板からのクロック とデジタル基板上のクロック のズレ:

~10⁻⁵ < 水晶の仕様(10⁻⁴)

差動クロック信号がきれいに 分配されていることを間接的に確認



NIKEL



MUSIC Readout

実験:	MUSIC		TT DEPART DELY LAND
読み出し方式:	FFT	r	- meany
帯域:	550 MHz		
読み出しレート:	100 Hz	グ基板	
消費電力:	38 W	1-1-2	
All clocks referenced to a		ر ا	
	Cryostat	(ROACI	
	KIDS LNA	い 基板 人	
LPF	LPF	デジタ	
550	MHz sample clock	- L	

本研究との比較

		本研究	NIKEL	MUSIC
読み出し	レ方式	DDC	DDC	FFT
実効総構	帯域 [MHz]	200	500	550
FDCA	Family	Kintex-7*	Vertex-6	Vertex-5
FFGA	搭載総数	1	6	1
	チャンネル数	2	1	1
ADC	分解能 [bit]	14	12	12
ADC	Sample Rate [MSPS]	200	1,000	550
	搭載総数	1	1	2
	チャンネル数	2	2	1
DAC	分解能 [bit]	16	16	16
DAC	Sample Rate [MSPS]	200	250	550
	搭載総数	1	5	2
通信規構	各	GbE	USB 2.0	GbE**
復調信号	}の読み出しレート [Hz]	10,000	953	100
消費電力	ל [W]	23	100	38

MKID Readout









MKID for GB

観測帯域 [GHz]	$D_{ m pixel}(3\lambda)$ [mm]	NET $[\mu K \sqrt{s}]$	ピクセル [pix/枚]	ウエハー [枚]	MKID [個]	$\mathrm{NET}_{\mathrm{array}}$ $[\mu\mathrm{K}\sqrt{s}]$
145	6.0	250	52	6	624	10
220	4.1	380	112	1	224	26

