#### J-PARC ミューオン g-2/EDM 実験 におけるシリコントラッカーの開発

#### 東城 順治 九州大学

#### 2015年7月26日 計測システム研究会@RCNP

## 共同研究者

• KEK

池野正弘、三部勉、村上武、西村昇一郎(東京大学)、高力孝、内田智久、 上野一樹、齊藤直人、佐々木修、庄子正剛、田中真伸

• 九州大学

川越清以、長澤翼、真玉将豊、調翔平、末原大幹、東城順治、吉岡瑞樹

- JAXA 池田博一
- 高麗大学(韓国)
- BINP(ロシア)
- LPNHE(フランス)
- CC-IN2P3(フランス)



Collaboration Meeting at J-PARC in June 2015



# ミューオン g-2/EDM

- 異常磁気能率 g-2
  - $-a_{\mu} = (g-2)/2$
  - 第一世代実験 CERN
  - 第二世代実験 BNL E821
    - 精度 0.54 ppm
    - SM から約3σのズレ
- ・電気双極子能率 EDM

   レプトンセクターでのCP非保存
   上限値 < 10<sup>-19</sup> e<sup>•</sup>cm





## 測定原理

• 一様磁場中でのスピン歳差運動

$$\vec{\omega} = -\frac{e}{m} \left[ a_{\mu}\vec{B} - \left( a_{\mu} - \frac{1}{\gamma^2 - 1} \right) \frac{\vec{\beta} \times \vec{E}}{c} + \frac{\eta}{2} \left( \vec{\beta} \times \vec{B} + \frac{\vec{E}}{c} \right) \right]$$

- BNL E821 / FNAL E989 実験
  - Magic momentum p = 3 GeV/c ( $\gamma$ =30)

$$\vec{\omega} = -\frac{e}{m} \left[ a_{\mu} \vec{B} + \frac{\eta}{2} \left( \vec{\beta} \times \vec{B} + \frac{\vec{E}}{c} \right) \right]$$

- J-PARC muon g-2/EDM (E34) 実験
  - E = 0
  - g-2とEDMを分離

$$\vec{\omega} = -\frac{e}{m} \left[ a_{\mu} \vec{B} + \frac{\eta}{2} \left( \vec{\beta} \times \vec{B} \right) \right]$$











# 陽電子検出とg-2 測定

- 陽電子の検出
  - 飛跡
  - 時間測定
  - 高レート: 1.2 MHz/strip

<u>要求</u>

- High granularity
- 高速応答
- 高レート耐性
- 高安定性







# シリコンストリップ検出器



400mm

Item	Specifications
Fiducial volume	240mm (radial) x 400 mm (axial)
Number of vane	48
Sensor technology	Single-sided Silicon strip sensor (p-on-n)
Strip	axial-strip : 100µm pitch, 72mm long , 1024 ch radial-strip: 188µm pitch, 98mm long, 384 ch
Sensor dimension	74 mm x 98 mm x 0.32mm
Number of sensor	1152 (12 sensors per vane)
Number of channel	811,008ch
Time measurement	Period : $33\mu s$ , Sampling time : 5ns

シリコンストリップセンサー 動径方向センサー 軸方向センサー 102mm(有感領域) 104mm( 카 나) 読み出しストリップ (p-side) 読み出しストリップ (p-side) 間隔 188 um 間隔 100 um 幅 50 um 27 um 幅 長さ 102 mm 長さ 72 mm 本数 384 本数 1024 72mm(有感領域) p-on-n シリコンセンサー ≯ 74mm(外寸) 厚さ 320um AC結合容量 >100pF 11 バイアス抵抗 10ΜΩ

センサー試作機





#### <u>次期試作機</u>

- ・ フルスケール
- ピッチの再最適化
- ワイヤーボンディングパッドの配置

センサー試作機 I-V A sensor I-V R sensor 0.3 0.5 Sensor Name 0.45 • A-1 25.9°C 0.25 • A-2 26.0°C 0.4 • A-3 26.1°C Current ( $\mu$  A) Current ( $\mu$  A) 0.35 • A-4 26.2°C 0.2 : : : 0.3 • 0.15 0.25 0.2 Sensor Name 0.1 • R-1 26.3°C 0.15 R-2 **25.7℃** 0.1 • в-з 25.7°С 0.05 • • -0.05 • R-4 25.8°C 0 0 0년 80 100 120 140 160 180 200 80 100 120 140 160 180 200 60 20 40 20 40 60 Bias voltage (V) Bias voltage (V)  $1/C^2 - V$  R sensor  $1/C^2 - V$  A sensor <u>×10<sup>-6</sup></u> ×10<sup>-6</sup> 9 40 **8** 7.58 33.8<sup>35</sup> 7 30  $1/C^{2}$  (pF<sup>-2</sup>)  $1/C^{2} (pF^{-2})$ 6 25 5 20  $1/C^2 = (0.0796V + 0.07) \times 10^{-6}$ 4 15 3  $1/C^2 = (44.8V + 1.0) \times 10^{-6}$ 10 2 5 0<sup>∟</sup> 0<sup>Ľ</sup> 80 100 120 140 160 180 200 60 20 40 40 60 80 100 120 140 160 180 200 20

Bias voltage (V)

Bias voltage (V)

13

#### 読み出し回路



- J-PARCの25 Hzのパルスビーム 構造に同期して読み出し。
- ビーム入射後33µsにわたって 測定。その後、次のパルスが 来るまでにデータを転送。



フロントエンドではASDのデジタ ル出力を5ns<mark>のタイムスタンプ</mark> で<mark>バッファメモリに格</mark>納(1スピ ル分)。

٠

•

後段読み出し回路でスピル毎 にデータを吸い上げる。





• 2011

– SlitA : アナログ部、16 channel

• 2012

– SlitA2013 : アナログ部、64 channel

- 2014
  - Slit128A:アナログ・デジタル混載、128 channel

## Slit128A

- Silterra CMOS 0.18 μm process
- アナログ・デジタル混載
- 128 channel
- Binary readout
- ToT





9 mm x 10 mm



# アナログ部要求性能

Parameter	Requirement
Gain	> 19 mV / fC
ENC	< 1600 e
S/N	15
Dynamic Range	> 5 MIP
Pulse Width	< 100 ns
Time Walk	< 5 ns
# of channels	128

仕様

Block	Parameter	Value		
Analog	conversion gain	90  mV/fC		
	dynamic range	4 MIP		
	pulse width	$80 \ \mathrm{ns}$		
	peaking time	$25 \mathrm{~ns}$		
	time walk	<5  ns		
	noise	$< 1600 \ e^-$		
	number of channel	128		
Digital	reference clock	$200  \mathrm{MHz}$		
	sampling period	$5 \mathrm{ns}$		
	event buffer length	$8k$ (40.96 $\mu s$ )		
	serial outputs rate	$100 \mathrm{Mbps}$		
Mechanical	chip size	$<9 \text{ mm} \times 5 \text{ mm}$		
	${ m thickness}$	$\sim \! 300 \; \mu { m m}$		
	pad pitch	$60 \ \mu \mathrm{m}$		
Electronical	supply voltages	$\pm 0.9$ V, 2.4 V, GND		
	power consumption	$<5 \mathrm{~mW/ch}$		

# SlitA2013 評価



5 mm x 5 mm

6	
Þ	
F	
E	

# テストパルス入力による応答



### SlitA2013 評価



ビーム試験:東北大学電子光理学研究センター



#### ビーム試験:東北大学電子光理学研究センター

СН	A-sensor					
	Tohoku University	Tohoku L	Iniversity	J-PARC		
	Electric charge of positron signal [e]	Standard deviation [e]	S/N	Standard deviation [e]	S/N	
16	$21500 \stackrel{+}{-} \stackrel{300}{_{-} 300}$	833	25.9 + 0.3 - 0.4	1160	$18.5 \stackrel{+}{_{-}} \stackrel{0.3}{_{-}} \stackrel{0.2}{_{-}}$	
11	23000 + 400 - 400	93 <mark>0</mark>	24.7 + 0.5 - 0.4	_	_	
21	24700 + 300 - 500	924	<b>26.7</b> + 0.4 - 0.5	_	_	

	R-sensor						
СН	Tohoku University	Tohoku U	Iniversity	J-PARC			
	Electric charge of positron signal [e]	Standard deviation [e]	S/N	Standard deviation [e]	S/N		
16	$17600 \stackrel{+}{_{-}} \stackrel{200}{_{-}} \stackrel{-}{_{-}} \stackrel{200}{_{-}}$	798	22.1 + 0.2 - 0.3	993	$17.7 \stackrel{+}{-} \stackrel{0.2}{_{-} 0.2}$		
11	20800 + 300 - 300	953	21.8 + 0.3 - 0.3	_	_		
21	20000 + 300 - 300	972	20.6 + 0.3 - 0.3				

# SlitA2013 評価まとめ

		SlitA	SlitA2013	Slit128A
Parameters	Requirements	Measured		Expected
		1st prot.	2nd prot.	3rd prot.
		(2012)	(2013)	(2014)
Process		UMC 0.25 $\mu m$	Silterra	$0.18~\mu{ m m}$
Type	mixed (ana.+digi.)	analog	analog	mixed
S/N	>15	20	20	20
Gain	(>19  mV/fC)	40  mV/fC	26  mV/fC	90  mV/fC
ENC	(<1600 e)	1600 e	1000 e	1000 e
Dynamic Range	$>\sim 5 \text{ MIP}$	> 5 MIP	> 5  MIP	$\sim 4 \text{ MIP}$
Pulse Width (1 MIP)	< 100 ns	130  ns	80 ns	$50 \mathrm{ns}$
Time Walk (0.5 MIP $\rightarrow$ 5 MIP)	< 5  ns	—	18 ns	5  ns
the number of channels	128	16	64	128
Power Consumption	< 5  mW/ch	2  mW/ch	2  mW/ch	TBD

Slit128Aでは、特にゲインとタイムウォークの性能向上が鍵

#### Slit128A TEG

• TEGによるアナログ部評価



# Slit128A TEG 評価ボード

- ボード完成
- ・ チップ実装
  - ベアチップを実装
  - チップ貼り付け、アルミ線ワ イヤーボンディング(九州大 学)
  - 準備中、まもなく開始



### 九州大学シリコン検出器開発設備



# Slit128A 評価ボード

- Slit128A 評価ボードも並行し て開発
- FPGA : Artix7
- Slit128A ベアチップを実装
- センサー(+ピッチアダプター)
   と接続して試験予定





### まとめと展望

- J-PARC ミューオン g-2/EDM 実験におけるシリコントラッカーの開発では、高レート計測システムが鍵。
- ・ 特に、読み出し ASIC の性能が重要
  - フルサイズ 128 ch の Slit128A を開発
  - 性能評価はこれから
  - Binary readout, ToT : 汎用性もある
- 実機を目指して、さらに開発要素・最適化をつめる
   センサー
  - 機械構造
  - 真空中での動作





#### FPGAトレーニング@九州大学を今年12月もやります。 多くの方々のご参加をよろしくお願いします。



Open Consortium of Instrumentation(osc)

ホーム	OpenItについて	テクノロジー	プロジェクト	教育・連携	ワークショップ	F.A.Q.	Tips	メンバーの方へ			
ナビゲーション			現在位置: ホ	ニーム、教育・連携	隽 › 2014 › FPGAト	・レーニングコーフ	ス › 九州大学 › FPG	GAトレーニングコージ	ス2014@九州大学		
🗀 OpenItໄເວເ	いて		FPGA	FPGAトレーニングコース2014@九州大学							
🗀 テクノロジー	-										
🗀 プロジェクト	<b>`</b>										
🗅 教育・連携			1	diam'r	star Will						
🫅 若手の会			See.	Sec.		22	Sector 200	1992 2019			
🗅 不定期開催	セミナー情報				W.						
VPN及びネ	ットワーク接続につ	いて			and a						
■ コンソーシアム拠点リスト											
Dintro_Verilo	og-HDL										
2014			開催趣智	Î							
○ FPGAトレーニングコース		本セミナーに									
☐ /////Ҳ子	・レーニングコース20	)14@九州大学	限の予備知言	職の習得を目指し	ます。						
🍋 ワークショップ			受講対象者。	受講対象者としてFPGA回路開発未経験の電気電子工学を専門としない学生を想定しています。特に物理実験系に所属する学生を受講対象としていますが他の分野の学生や若手研							
🗀 F.A.Q.			究者の参加す	究者の参加も歓迎いたします。							
🗀 Tips			FPGAの回路 ①に関しては	FPGAの回路を開発するために必要な知識は①デジタル回路設計に関する知識と②FPGAへの実装方法です。 ①に関しては書籍などにより習得する事が出来ますが、②に関しては良い習得方法がありません。そこで本セミナーでは②について学習します。							
🗅 メンバーのフ	ずへ		本セミナー	受講後は自分で設	計した回路をFPGA⁄	へ実装して動かする	ことができるので、	①の学習効果が向」	とする事も期待しています。		

実習で使用するFPGAはXilinx社Artix-7シリーズ、使用HDLはVerilog-HDLです。

----

検索

サイトを検索

□ 現在のセクション内のみ