

# ダークマター / ニュートリノ検出 におけるTPCの読み出し技術

神戸大 東野 聡

身内 賢太郎

石浦 宏尚

島田 拓弥

窪田 諒

神戸大

岸下 徹一

坂下 健

庄子 正剛

田中 真伸

長谷川 拓哉

李沢 祥太

成田 晋也

根岸 健太郎

岩手大






KEK

1

イントロダクション




# ダークマター検出: NEWAGEの事情 (1)

- 神岡にて反跳原子核の3次元飛跡検出
- ガスTPC + 400  $\mu\text{m}$  間隔ストリップ検出器
  - ▶ 計 768 ch  $\times$  2 (2次元) 読み出し
- 測れるのは各ヒットの相対時間
  - ➔ ドリフト方向の絶対座標はわからない



# ダークマター検出: NEWAGEの事情 (1)

- 神岡にて反跳原子核の3次元飛跡検出
- ガスTPC + 400  $\mu\text{m}$  間隔ストリップ検出器
  - ▶ 計 768 ch  $\times$  2 (2次元) 読み出し
- 測れるのは各ヒットの相対時間
  - ➔ ドリフト方向の絶対座標はわからない







μ-PICからの $\alpha$ 線  
(放射性不純物由来)  
をfiducial cutで  
減らしたい



# ダークマター検出: NEWAGEの事情 (2)



- 新しいガス：SF<sub>6</sub>の登場



陰イオン


電子と比べて低拡散

時間差を見ればドリフト方向の  
絶対位置も測定可能



# ニュートリノ検出: LAr TPCの事情

- ニュートリノ長基線加速器を使った実験
  - ➔ 検出原理はだいたいNEWAGEと同じ
- 液体アルゴン: 沸点  $-185\text{ }^{\circ}\text{C}$ 
  - ➔ 低電力、低温環境での動作
- ダイナミックレンジもほしい




# DAQシステムに必要な性能

- ダイナミックレンジが大きい
- 時定数が大きい (遅いパルス)
  - 陰イオンの質量のせいでドリフトが遅い
- 低ノイズ
- 低温動作、低消費電力
- 多チャンネル読み出し
- 波形サンプリング
- 外部 & セルフトリガー機能



アナログ側のお仕事



デジタル側のお仕事

# DAQシステムに必要な性能

- ダイナミックレンジが大きい
- 時定数が大きい (遅いパルス)
  - 陰イオンの質量のせいでドリフトが遅い
- 低ノイズ
- 低温動作、低消費電力
- 多チャンネル読み出し
- 波形サンプリング
- 外部 & セルフトリガー機能

アナログ側のお仕事

ASICに任せる


デジタル側のお仕事

FPGAに任せる




# LTARS2018 (Open-it 開発)

- 高ゲインのアンプを16チャンネル積んだASIC
  - ➔ 元々LAr TPC用に開発 (LTARS2014)
  - ➔ NEWAGEグループも参加 (LTARS2016)
- ダイナミックレンジを稼ぐ➔2種類の回路を用意



MT回路




TK回路

# LTARS2018 (Open-it 開発)


- 高ゲインのアンプを16チャンネル積んだASIC

Low gainとHigh gainの回路を分けてレンジを稼ぐ  
チャンネル数2倍(32 ch)が痛い

とある閾値でgainを切り替え  
1チャンネルで読み出せるが  
技術的に難しい恐れ



MT回路



TK回路

# LTARS2018 (Open-it 開発)

- 高ゲインのアンプを16チャンネル積んだASIC

Low gainとHigh gainの回路を分けてレンジを稼ぐ  
チャンネル数2倍(32 ch)が痛い

とある閾値でgainを切り替え  
1チャンネルで読み出せるが  
技術的に難しい恐れ

LTARS2018-K06A

↓  
NEWAGEグループが評価

@神戸大

MT回路

LG(0.5mV/fC)

LTARS2018-K06B


↓  
LAr TPCグループが評価

@岩手大

TK回路

# LTARS2018試験



- 神戸大のお話 -





# LTARS2018と評価ボード

- LTARS2018-K06A 搭載ボード (複数チップ)




# DAQシステム (簡略版)

Analog board  
(NEWAGE2018RO)

Digital board  
(DELTA\_V2)

PC






# DAQシステム 写真

アナログ波形を  
ケーブルで送る  
(ちょっと心配)

FPGA (Artix7)  
リングバッファ実装



ここで  
やっとADC


DELTA\_V2

写 NEWAGE2018RO



# Wave form (FADC)

- 32 ch  $\times$  2 (high gain, low gain) のテストパルスの波形取得








# チップ動作試験

- Analogボード6枚 (12 chip) 用意、要請値をクリアしているか確認

(1枚壊れた)




	High gain		Low gain	
	要請値	測定値	要請値	測定値
Gain [mV/fC]	10.0	<b>11.5</b>	0.50	<b>0.54</b>
Rise time [μs]	4-7	<b>4.0</b>	4-7	<b>4.0</b>



性能問題なし！  
検出器につないでみよう！

# 検出器セットアップ



ボード2セット × 2、64 ch読み出し

外部トリガー：  
検出器の端のイベントを別の読み出し  
で発行 (基本 $\alpha$ 線とかを見る)




# 波形検出！

- $^{252}\text{Cf}$  線源を用いた測定


→ ふだん中性子線源として使うが $\alpha$ 線もいっぱい出る

- **なんか中性子っぽいのがまぐれで見えた！**

High gain




Low gain



# セルフトリガー機能の実装


- 本格的にダークマター探索に向けたDAQ開発を開始





# セルフトリガー機能の実装

- 本格的にダークマター探索に向けたDAQ開発を開始




以下の条件を満たすときセルフトリガー発行

- あるチャンネルのADC値とoffset (常時計算) の差が[TRG\_THR]以上
- 上記を満たすチャンネルが[NUM\_CH]以上

ソフトウェアから指定可  
(未実装)


# シミュレーション結果



**シミュレーションOK! 実機でテスト実施中**

# 悩ましいところ

- チャンネル数問題
- FPGAリソース問題
  - 768 ch × 2 に対して 32 ch / FPGA というコスパの悪さ
  - 必要リソースも多いため現状あまりチャンネル増やせず要工夫
- アナログパルス引っ張りすぎ問題
  - あまりノイズは拾っていなさそうだが心配
- FPGA pin (というかOutput) につながるボードのI/O少なすぎ問題
  - デバッグ困難、Vivadoのロジアナもなぜか動かない (これは東野のせい)



ちょっと古い図  
実際この2倍くらい使用




こういう美しいボードを作りたい

↓  
FPGAにつきどれだけの  
LTARSを積めるかが課題



# 将来的なプラン

- モジュール型でかチェンバー作成
  - ➔ 国際プロジェクトとして始動 (海外からの実験屋いらっしやいスタイル)
- それぞれの窓にエレキが干渉してはいけないのでコンパクトなDAQが必要
  - ➔ というわけでボードを少なくしたい




CYGNUS/NEWAGE vessel  
40cm modules






# 将来的なプラン

- モジュール型でかチェンバー作成
  - ➔ 国際プロジェクトとして始動 (海外からの実験屋いらっしやいスタイル)
- それぞれの窓にエレキが干渉してはいけないのでコンパクトなDAQが必要
  - ➔ というわけでボードを少なくしたい




CYGNUS/NEWAGE vessel  
40cm modules



# LTARS2018試験


- 岩手大のお話 -







# DAQシステム

- こちらはLTARS内にADCが実装されていて美しい



神戸大で行ったような基礎試験はこちらでも実施  
→正常に動作 (割愛)

# ゲイン切り替え機能の動作確認




- $V_{th}$ を与えておく

→ Outputの電圧に応じてフィードバック  
キャパシタンス切り替え

- 1000 mVの設定に対して正常に  
ゲインが変化

→ こちらの回路もちゃんと動いている！







# 低温試験

- LTARS2018搭載ボード(SIRONEKO)をLAr中に入れる
- FPGAは不安なので取り外し
- LTARSからの出力をオシロで測定
- これらの結果はJINSTにも投稿

→ [T. Kishishita et al 2020 JINST 15 T09009](#)



# まとめ

- 大ダイナミックレンジを備えたLTARS2018を用いたDAQシステム開発中
  - ➔ 陰イオンガスTPCを用いたダークマター探索実験
  - ➔ LAr TPCを用いたニュートリノ検出実験
- 2種類の回路を持つチップはそれぞれ正常動作
- (Kobe U.) 新たなボードの開発検討中
  - ➔ コンパクトなDAQシステムを目指す

# Backup


## LTARS2018\_K06Aの要請と測定結果

●要請値と1Chip boardでの測定結果 中村拓馬修士論文2020年2月神戸大学

	High Gain		Low Gain	
	要請値	測定値	要請値	測定値
<b>ENC</b>	4000(0.6fC)	3781(0.6fC)	$1.3 \times 10^5$ (20fC)	5719(20fC)
ダイナミックレンジ	-80fC~80fC	-120fC~120fC	-1600fC~1600fC	-1700fC~1500fC
<b>Gain</b>	10.0mV/fC	10.2mV/fC	0.50mV/fC	0.49mV/fC
<b>時定数</b>	4~7 $\mu$ s(slow)	6.9 $\mu$ s(slow)	4~7 $\mu$ s(slow)	6.6 $\mu$ s(slow)

●LTARSの要請値を十分に満たしている。

1Chip Board BOLT基盤





## ゲイン, ダイナミックレンジ

## 要請値

## Gain

HG → 10 mV/fC


LG → 0.5 mV/fC

## Dynamic Range

HG → ±80fC

LG → ±1600fC

## Gain curve

\* 直線fit  
傾きがGain\* 測定値とfitの  
値の残差  
10%以内を  
レンジとする

## HG mode

正極性 : 10.0mV/fC

負極性 : 10.7mV/fC

## Gain

## LG mode

正極性 : 0.60mV/fC

負極性 : 0.65mV/fC

## Dynamic Range

## HG mode

100fC

## LG mode

1600fC

- Gain , Dynamic Range共に両極性で要請値をクリア