超伝導検出器の マイクロ波読み出し技術開発



計測システム研究会 2021

マイクロ波読み出しについて

超伝導検出器と読み出し



配線の本数を減らしたい!

読み出しの多重化

1本の線で複数の素子を読み出す → **多重化**





読み出しの多重化



周波数

・共振周波数で、透過率(出力/入力)が低くなる



周波数

・エネルギー \rightarrow 共振周波数が変化



周波数

・エネルギー \rightarrow 共振周波数が変化



・ それぞれの共振周波数で 出力/入力 をはかる





読み出しかた





・ 入力 → インダクタンス変化 → 周波数変化



~GHz の共振器での多重化が主流





私が関わっている研究

- チリ・アタカマの Simons Observatory / Simons Array
- スペイン・カナリアで行う GroundBIRD に参加



マイクロ波読み出しのための技術開発

読み出しシステム





サンプリングがはやい方が有利

読み出しシステム



開発中のシステム

第1世代: RHEAシステム



第2世代: DAQ2システム



*GroundBIRD用に開発した アナログボードRHEA使用 *200 MS/S *GroundBIRDで現状稼働 *アナログ・デバイセズ社の DAQ2ボードを使用 *1000 MS/S *GB システムを置換え予定 第3世代: RFSoC?



*XilinxのRFSoC *~4000MS/S *次世代読み出しとして 期待

開発中のシステム

第 1 世代: RHEAシステム



*GroundBIRD用に開発した アナログボードRHEA使用 *200 MS/S *GroundBIRDで現状稼働 第2世代: DAQ2システム



*アナログ・デバイセズ社の DAQ2ボードを使用 *1000 MS/S *GB システムを置換え予定 第3世代: RFSoC?



*XilinxのRFSoC *~4000MS/S *次世代読み出しとして 期待

RHEA システム

- FPGA ボード RHEA (ADC + DAC)
- 独自開発の"RHEA"ボード

+ 市販 FPGAボード

200 MS/S

偏光観測望遠鏡 GroundBIRD で絶賛 稼働中!



RHEA システムでの処理



DDS: 波の生成 DDC: 特定周波数の取出 チャンネル数の増大 →容量(BRAM など)不足・タイミングエラー

開発中のシステム

第1世代: RHEAシステム



*GroundBIRD用に開発した アナログボードRHEA使用 *200 MS/S *GroundBIRDで現状稼働 第2世代: DAQ2システム



*アナログ・デバイセズ社の DAQ2ボードを使用 * 1000 MS/S *GB システムを置換え予定 第3世代: RFSoC?



*Xilinx の RFSoC *~ 4000 MS/S *次世代読み出しとして 期待

DAQ2 システム

FPGAボード KCU 105 (Xilinx Kintex U)

AD/DAボード: FMCDAQ2 ・1000 MS/S → RHEAの <u>5 倍</u>!

デジタルボードはそのまま、 アナログボードだけ高速のものに置き換え



ファームウェア開発のポイント

1 GHz の信号 …そのままは扱えない → 4 レーンに分割処理 FFT のコア



・ DDC → FFT 必要リソース量削減

•

・必要な情報を選択
 → 転送量を落とす







- ・ノイズや周波数特性を評価
- ・論文執筆に向けて準備中

開発中のシステム

第1世代: RHEAシステム



第2世代: DAQ2システム



* Ground BIRD 用に開発した アナログボード RHEA 使用 * 200 MS/S * Ground BIRD で現状稼働 *アナログ・デバイセズ社の DAQ2ボードを使用 *1000 MS/S *GB システムを置換え予定 第3世代: RFSoC?



*XilinxのRFSoC *~4000MS/S *次世代読み出しとして 期待

Zynq Ultrascale+ RFSoC



・ひとつのチップに FPGA データコンバータ、CPU が統合

利点 ① あつかいやすい

② 広帯域

例)Gen3 DAC 10 GSPS アナログ帯域 6GHz



大幅な簡略化

RFSoC 2x2



- ・ RFSoC 搭載の評価ボード
- アカデミック用途なら格安
 (<30万円)
- ・まずはこれで試してみる

RFSoC テストのファームウェア



2 GSPS に対応可能なファームウェアを作成した

RFSoC テストのファームウェア





ループバックでの試験





低温アンプの

- $N_{tone} = 1$
- ・ 目標ノイズレベルより
 も十分低い





理想的な波形



- ADC/DAC がそれぞれ 2 つ必要
 (IQミキサを使う。同期必須)
- ・ RFSoC: MTS (Multi Tile Sync) 機能
- ・ PYNQ (ソフトウェア)に未実装
 - → C のコードを自分で移植 (~2000 行)
 - …が、動かない。デバッグ中
 - そもそも同期信号(SYSREF)の設定
 が違う?



-2000

100

まとめ

- ・ マイクロ波読み出しについて
 - ・ 配線の本数が劇的に減らせる→熱流入削減
- ・ 実際に作っているもの
 - ・ 1:RHEAシステム → GBで稼働中!
 - ・ 2:DAQ2システム → 詰めの段階
 - ・ 3: RFSoC 2x2 → 使えるかどうか検証中
- ・人員不足(実質、私ひとりでやっている)
 - ・興味のあるポスドク・学生の方を募集

Acknowledgement

- This work is supported by Grants-in-Aid for Scientific Research from The Ministry of Education, Culture, Sports, Science and Technology, Japan (KAKENHI Grant No. 18K13568), U.S.-Japan Science and Technology Cooperation Program in High Energy Physics, and JSPS Core-to-Core program (JPJSCCA2020003).
- The authors would like to thank Josef C. Frisch (SLAC), Akito Kusaka (Univ. of Tokyo, LBNL) and Koji Ishidoshiro (Tohoku U.) for their technical advice.

バックアップ

先行研究



- ・"RHEA"を用いたシステム
 - ・ CMB偏光望遠鏡 GroundBIRD などで使用
 - ・ 独自開発の"RHEA"ボード

ちょっと狭い…

- + 市販 FPGAボード
- ・ 帯域は 200 MHz

ADC:	AD9680
分解能	14 bit
速度	1000 MSPS
DAC:	AD9144
分解能	16 bit
速度	2500 MSPS

表 1: RF データ コンバーター サブシステムの機能

		ZU21DR	ZU25DR ZU27DR ZU28DR	ZU29DR	ZU39DR	ZU42DR		ZU43DR	ZU46DR		ZU47DR ZU48DR	ZU49DR
		Gen 1			Gen 2	Gen 3						
12ビット RF-ADC、 DDC あり	ADC 数	0	8	16	16	_		-	-		-	-
	最大レート (GSPS)	0	4.096	2.058	2.220	_		_	_		_	_
14ビット RF-ADC、 DDC あり	ADC 数	_	-	-	_	8	2	4	8	4	8	16
	最大レート (GSPS)	_	_	_	_	2.5	5.0	5.0	2.5	5.0	5.0	2.5
14ビット RF-DAC、 DUC あり	DAC 数	0	8	16	16	8		4	12		8	16
	最大レート (GSPS)	0	6.554	6.554	6.554	10.0		10.0	10.0		10.0	10.0
RF-ADC あたりの DDC 数(1)		0	1	1	1	1		2	1		1	1
RF 入力周波数最大 (GHz)		4			5	6						
間引き/補問		lx, 2x, 4x, 8x			1x、2x、 4x、8x	1x, 2x, 3x, 4x, 5x, 6x, 8x, 10x, 12x, 16x, 20x, 24x, 40x						

· • ----



読み出し原理

















・ 入力 → インダクタンス変化 → 周波数変化



~GHz の共振器での多重化が主流







DMA (Direct Memory Access)





- ・FPGA ボード内の DDR4 メ モリを使用
- ・波形をメモリに書き込み、

DMA コアで読み出す

- ・ Xilinx の DMA コアを使用
- ・ Scatter-Gather エンジンを利

用し、無限ループさせる

 $DAC \land$

アナログボードとの通信

- ・JESD204: 高速シリアル通信
 - ・ ADI の提供するコア (GPL) を用いた
 - ・FPGA 上では、GTH トラン シーバを用いる
 - チップを設定するための SPI 通信も



FFT





Fast Fourier transform (FFT)



- ・1 GSPS の信号は 250 MHz x 4 レーンに分割
- ・ Xilinx の FFT と CORDIC を組み合わせて 2¹⁶の 長さのFFT を実現

周波数セレクタ



周波数セレクタ



- 取得したい周波数に対応す る FFT の index を循環バッ ファに詰めておく
- 流れてくる FFT の index と
 比較して、一致していたら
 valid を出す
- ・ AXI (バスの規格) で設定可 能なモジュールを自作した





AXI SiTCP

https://github.com/dixilo/axi_sitcp

- ・ 各 IP コア (モジュール)設定 … AXI バスを利用
- SiTCP のスローコントロール
 用のバス (RBCP) を、 AXI 化
 する wrapper を作成した

できること ・AXI バスを持つ IP コアの設定 など

・メモリへの書き込み

ごりやく

・Xilinx が提供している AXI バス のインターコネクトがそのまま 使える

Vivado のブロックデザイン

ロジックセルの利用状況



AXI SiTCP

- ・動作
 - 書き込み: 32 bit まとめて送る
 - ・32 bitまとめる前にアドレスがワード区切りを超えた場合、その時点で送る
 - ・読み込み: 32 bit まとめて読む
 - ・ 読むアドレスが 32 bit 以内の場合、バッファの中から SiTCP にデータを渡す
 - ・4バイト読み終わったら、次はバッファを使わずスレーブにアクセスしてバッファを更新する
 - ・4バイト読み終わる前にワード境界を超えた場合も、スレーブにアクセスして
 バッファを更新する

・DDR4 メモリへの read/	<pre>(base) PS C:\Users\kucmb\jsuzuki\test\pytest> python .\speed_test.py</pre>
write スピード: ~ 1MB/s	===== DDR4 =====
	== write start == Time: 0:00:04.211201
	== Write end == == Read start ==
	Time: 0:00:04.194610 == Read end ==
	== Consistency ==
	===== Test end =====

56

FFT

・FPGA のロジックは 1 GHz では動かない

FFT

・ (Vivado の)シミュレー
 ・ KCU105 に実装できた
 ション上で動くことを
 確認

FPGA 上で使われているロジックの分 布。色が塗られている箇所は使われて いる。白色が FFT に該当する部分

Up/down conversion

- MKID (or rf-SQUID) usually has 4 — 8 GHz resonance frequencies
- Ordinary DAC or ADC cannot deal with RF frequency directly => Mixing

59

ソフトウェア

- Python を利用した
 - ・ SiTCP を動かすところには、 sitcpy を利用

https://github.com/BeeBeansTechnologies/sitcpy

元々 Microblaze や Zynq 用に書かれていた C の
 ソフトウェアを、 python に移植した

PYNQ

- ・Xilinx によるオープンソー スプロジェクト
- ・ZYNQの中でLinuxを動か し、Jupyter lab などで FPGA が動かせる

・ RFSoC 2x2 用の PYNQ image が用意されており、今回 はそれに自分で作った bitstream を読み込ませて動作さ せた

- アンプのノイズレベルよりも十分低く抑えられている
- ・ N_{tone} 依存性も予想どおり

GHz 8/8

=ボードやファームウェアは問題なさそう