#### J-PARC MR バンチ内フィードバックシステムの 現状調査(とアップグレード計画)

#### 吉村 宣倖 (京都大学)

計測システム研究会 2022 2022/11/18

### J-PARC Main Ring



- ・J-PARC Main Ring (MR) は 3 GeV の陽子バンチを 30 GeV まで加速
- ・陽子ビームは8バンチ構造
- ・加速した陽子ビームはニュートリノビームラインに取り出され炭素標的に衝突

#### ハードウェアのアップグレードにより、 ⇒繰り返し周期の短縮、バンチあたりの粒子数 (ppb) 増加

	アップグレード前	計画当初の目標	最終目標
粒子数(ppb)	$3.3 \times 10^{13}$	$2.7 \times 10^{13}$	$4 \times 10^{13}$
MR 繰り返し周期[s]	2.48	1.36	1.16
ビームパワー [kW]	510	750	1300

#### ビームインスタビリティ







フィードバックシステムによりインスタビリティを抑制 ウェイク場やビーム入射によるベータトロン振動を減衰

・各 RF バケットを 64 スライスに分割 (RF クロック 64 逓倍)
 ・サンプリングタイミングをビームのタイミングに同期
 ⇒バンチ内のスライスごとにフィードバック可能なシステム



## FPGA の構成

#### iGp12H (Dimtel社製, https://www.dimtel.com/)



- ・使用する BPM はハイパスフィルター特性(微分特性)を持つため、 積分処理を実行
- ・理想的なフィードバック=入力に対する出力の位相差が -90 度となるよう設計
- ・コードが公開されていない、特性理解の不足のため現場合わせの調整

# フィードバックの広帯域化



現在のフィードバックシステム周波数 約 100 MHz ナイキスト周波数 50 MHz 以上の周波数のインスタビリティ(バンチ内振動) を抑制できないと予想される

⇒システム周波数の広帯域化で解決 (RF クロック 64 逓倍 ⇒ 128 逓倍)

システム周波数 200 MHz を実現するアップグレードのため、 現行のシステムへの理解を深める必要がある ⇒FPGA(iGp12H)の挙動の検証

# iGp12H 挙動検証試験





FIR フィルタ : ターンnでの出力  
y[n] = 
$$\sum_{k=1}^{4} a_k x[n-k]$$
  
FIR フィルタ係数 (a1=1, a2=0, a3=0, a4=0)  
⇒1 ターン前の入力を積分して出力



計測システム研究会 2022

### FIR フィルターの性能確認

## FIR フィルタ:ターンnでの出力 $y[n] = \sum_{k=1}^{4} a_k x[n-k]$



FIR フィルタ係数 (a1=0.5535, a2=-1, a3=-0.1983, a4=0.6448) ⇒ベータトロン周波数 60kHz の入力に対する出力の位相差が -90 度となる設定 AM 変調波 55,60 kHz の矩形波を iGp12 に入力した (想定チューン時(0.323)とチューンシフト発生時(0.296)にそれぞれ対応)

AM 変調波 60 kHz

AM 変調波 55 kHz

1~4ターン前の入力を積分処理後 FIR フィルターを通した計算値





#### FIR フィルターの性能確認



# 高周波入力に対するシステム応答



計測システム研究会 2022

Nobuyuki Yoshimura

今後のフィードバック性能検証

iGp12の周波数特性を調べることでフィードバック機器全体の 周波数特性やダンピング(減衰)性能を求めることができる。



計測システム研究会 2022

Nobuyuki Yoshimura



#### <u>バンチ内フィードバックシステムの現状調査</u>

- J-PARC MR ではビーム不安定性を抑制するためにイントラバンチ・フィードバック システム(IBFB)が稼働している。
- 100 MHz でのインスタビリティを抑制するために、システムを 200 MHz に広帯域化 するアップグレードが計画されている
- ▶ 現行の FPGA 単体の周波数特性を評価するため、入出力間での位相差を測定した。

#### 今後の展望

- システム全体の周波数特性を見積もり、周波数に対するダンピング(抑制)性能を求め、 粒子シミュレーションに導入する。
- > 今後の大強度運転に対応したフィードバックシステムの調整方法を検討する。
- 1.3 MW に向けたシステムアップグレードに必要な BPM , FPGA, キッカーの性能要求 を策定する。