


RFSoC を用いたリードアウト

超伝導多重化読み出しと広帯域分光器の開発

京都大学 鈴木惇也

Zynq Ultrascale+ RFSoc



- ひとつのチップに FPGA データコンバータ、CPU が統合


- 利点

- ① あつかいやすい
- ② 広帯域

例) Gen3

DAC 10 GSPS

アナログ帯域 6GHz



(Xilinx のウェブページより)

Zynq UltraScale+ RFSoc ポートフォリオ

広範なポートフォリオで常に最新の市場ニーズに対応

最大 4GHz
周波数動作



- 8x または 16x の 6.554GSPS DAC
- 8x 4.096GSPS または 16x 2.058GSPS の ADC

ボード/キットの購入

最大 5GHz
周波数動作



- 16x 6.554GSPS の DAC
- 16x 2.220GSPS の ADC

ボード/キットの購入

最大 6GHz
周波数動作



- 8x または 16x 9.851GSPS の DAC
- 最大 8x 5.0GSPS または 16x 2.5GSPS の ADC

ボード/キットの購入

最大 7.125GHz
周波数動作




- 8x または 6x 9.851GSPS の DAC
- 8x 2.95GSPS および 2x 5.9GSPS の ADC または 6x 5.9GSPS

営業に問合わせ


RFSoc を用いる利点①

- 扱いやすい...データコンバータとの通信が不要

従来方式 (JESD204B)




RFSoc




RFSoc を用いる利点①

- 扱いやすい...データコンバータとの通信が不要




FPGA ボードとデータコンバータボードをつなぐ FMC の接続が、基板につながるケーブルによるテンションによって変わってしまう



- * GroundBIRD用に開発したアナログボードRHEA使用
- * 200 MS/S
- * GroundBIRDで現状稼働

RFSoc を用いる利点②

- 早いサンプリング速度 **20 倍!**



- * GroundBIRD用に開発したアナログボードRHEA使用
- * 200 MS/S
- * GroundBIRDで現状稼働




- * アナログ・デバイス社のDAQ2ボードを使用
- * 1000 MS/S
- * GB システムを置換え予定



- * Xilinx の RFSoc
- * ~ 4000 MS/S
- * 次世代読み出しとして期待

応用先？


高速サンプリング



広い周波数幅を同時測定



分光計




多重化読み出し

用いるボード



- RFSoc 2x2
(ADC が 2つ)




- RFSoc 4x2
(ADC が 4つ)


Academic ならいずれも 30 万円程度で入手可能

分光計の話

マイクロ波分光計でDM探索




- 球面鏡を用いた Axion / ダークフォトンの広帯域探索
 - 質量付近に特徴的なピーク...分光したい
- 市販のスペアナは帯域が狭い・デッドタイム大



RFSoC で自作しよう！


セットアップ例

数 GHz ~ 数百 GHz くらいまでを想定







実装



HLS (高位合成) を駆使して実装





FFT

元の並び

0	1	2	3	4	5	6	7	8	9	10	11	12	13	14	15	16	17	18	19	20	21	22	23
---	---	---	---	---	---	---	---	---	---	----	----	----	----	----	----	----	----	----	----	----	----	----	----

8並列

0	8	16
1	9	17
2	10	18
3	11	19
4	12	20
5	13	21
6	14	22
7	15	23

16並列

0	16
1	17
2	18
3	19
4	20
5	21
6	22
7	23
8	24
9	25
10	26
11	27
12	28
13	29
14	30
15	31



時間



- RFDC から 4 Gサンプル/秒
...並列で出す
(FPGA は 4 GHz で動かない)
- 8 並列 500 MHz
→ 16 並列 250 MHz
(速すぎるとFFT が動かない)
- 16 並列のデータに FFT ?



次のページへ...

4 GHz を 2^{17} 分割


テスト



- 思ったところに信号が出ることを確認
- ノイズレベルも期待通り → 今後実際に近いセットアップで試験

超伝導検出器 多重化読み出し


超伝導検出器と読み出し



- ① 配線の本数を減らしたい！
- ② コスト削減 (目標 100 円/ch)


読み出しの多重化

1本の線で複数の素子を読み出す → 多重化



超伝導共振器を使って
周波数空間で多重化


読み出ししかた



読み出し…合成と分解

→ **FPGA で実装!**



読み出ししかた



読み出し…合成と分解


→ **FPGA で実装!**

読み出しシステム




サンプリングがはやい方が有利

読み出しシステム




RFSoc




アップコンバート
ダウンコンバート
etc...

サンプリングがはやい方が有利

読み出しシステム




RFSoc (Gen3)?




広いアナログ帯域幅を活用。
高次のナイキストゾーンを
用いる

サンプリングがはやい方が有利

RFSoc 2x2 を使ったシステム




- 超伝導読出に使えるか？
→ 実際に作って検証
- RFSoc 2x2 システム構築




同期の問題

- ADC/DAC がそれぞれ 2 つ必要 (IQミキサを使う。同期必須)
- RFSoc: MTS (Multi Tile Sync) 機能
- PYNQ (ソフトウェア)に未実装
→ C のコードを自分で移植 (~2000 行)
- ...が、動かない。デバッグ中
- そもそも同期信号(SYSREF)の設定が違う？

理想的な波形




同期ができてない




解決

- 同期を司る SYSREF がデフォルトでは正しく設定されていなかった
- LMK04832 (ジッタクリーナ) の設定を変更して解決





↑
設定を変更






- 一方...
RFSoc 4x2 (第3世代)では不要...

実際の検出器で試験

RFSoC システム



京大製KID





東北大からお借りしている冷凍機

- 実際の超伝導検出器(KID)の読み出しに成功



実際の検出器で試験

共振
(複素平面)

RFSoc システム



京大製KID



東北大からお借り
している冷凍機

- KID 由来のノイズ測定に成功
(=読み出し由来が十分低い)

まとめ

- RFSoc
 - データコンバータと FPGA が一体化
 - 簡単
 - 広帯域測定に向く
- 応用 1 : 分光計
 - Axion/dark photon ダークマター探索に向けて
 - 今後: 実際に近いセットアップでノイズ測定。
近々論文にする予定
- 応用 2 : 超伝導リードアウト
 - Gen 1 (RFSoc 2x2) で動作が実証できた。
 - 今後: Gen 3 を用いたダイレクト RF