HyperKamiokandeのための TDCの開発

片岡洋介 (東大素粒子センター)

HyperKamiokande実験

<u>HK~SKの次期計画</u>

- 10倍の有効質量をもつ水タンク2基
- 光感度2倍の新型20インチPMT
- ・2026頃一基目の稼働を目指す
- 核子崩壊やCP非対称性の破れの発見などを目指す

HKスケジュール



HKタンク図(一基目)





HK Electronics

<u>HKエレキの要請</u>

- 4万本のPMT信号を処理
- タンク外部までの距離が長く(~150m)フロントエンドエレキは水中に設置
- 対水圧、非溶出、発熱対策、外部とのCommunication/Control
- 実験期間中(~20yr)の連続稼働





Signal Digitizer

- <u>SK現行機(QTC+AMT)</u>
- ▶ QTC(Charge to Time Converter) ASIC グループ開発、電荷を時間幅として出力(~900ns) 3スケールで0.2pC ~ 2500pCの広いレンジ
- AMT3(ATLAS Muon TDC ver.3) ASIC
 0.52ns bin width
 0.2ns resolution
- <u>HK</u>

AMTは既に生産ラインを中止

現行機の性能を維持したい QTC + FPGA(TDC)

のsolutionを検討中。



R&D Test board

- QTC ASICを搭載したTest boardに市販のFPGA評価ボードを接続してTDCを開発
- Multi phaseのTDCとDelay chainタイプのTDCの2つを試した



HSMC interface

Multi phase TDC

• PLLでClockのphaseをずらし、各phaseでSignalをラッチ

8 phase on 500MHz clock \rightarrow 4GHz TDC (0.25ns)

- ▶ 500MHz.. time counterや通常の処理でそろそろTimingきつい
 ▶ 8 phase .. おそらくこれ以上も可能、
 0.25nsですでに十分、DNLが効くので意味がない
 Clockの等長配線が難しくなる
- 利点
 - シンプルな構造、リソース小さい
 - パフォーマンスはほぼPLLで決まり、高精度、安定

Design of 8 phase TDC



各ラッチまでの遅延

- DNL(Differential Nonlinearity)のためには等長配線が重要
- 自動で合成/配置すると数100psオーダーの遅延差が発生
- 1. 配線による遅延差



2. LUTをパスしたりしなかったり Logic element of FPGA





<u>いずれの場合も手動(ECO)もしくはConstraint(LogicLock)</u> <u>でコントロールする手段がAltera(Quartus II)から提供されている</u>

8 phaseラッチの配置

18 ch 実装 on Cyclone V

➤ Signal側は配置を制限(LogicLock)することで可能
 ➤ Clock側はグローバルクロックネットワークによりJitter小



Differential Nonlinearity

• ランダム入力で各bin幅をチェック



Integral Nonlinearity

 時間差を与えた2パルス入力 delta T = 0~1024ns (by CTG, phillips 7120)





Input dT

Long termのパフォーマンスはPLLにより安定 TDCのデザインにはよらない

Time resolution

同時入力で計測された時間差



- Time bin = 250ps
- Resolution(/ $\sqrt{2}$) ~80ps

- Requirement(0.5ns bin, σ~0.2ns)を上回 るパフォーマンスを得た
- bin幅(DNL)をcalibrateすればさらに改善 する可能性(?)

11

Charge linearity

- QTC→FPGA(TDC)で電荷測定(TDCのパフォーマンスは電荷測定にも効く)
- 全てのダイナミックレンジ(0.2~2500pC)で期待するパフォーマンス(nonlinearity<1%)を得た



Delay Chain TDC

Delay Chain概念図



- Delay CellをChainし、信号が到達した位置からTimingを計測
- Timingに最適化されたCarry Chainがよく利用される
- 数10ps / Cell の細かなDigitが可能
- ただしClockと異なり時間軸は物理量(calibrationが必須)



Carry Chain TDC

- Cycloneに実装
- ➤ Cyclone III (65nm) ~50ps / LCELL
- Cyclone V (28nm) ~10ps /ALM(2LCELL)
- Carry In/Outはテクノロジーの向上に伴い 高速化されてきてるようだ。
- 細かなbin幅がとれる反面、長いChainが必要
 4ns(250MHz)のdelayを得るのに縦幅一杯のChainを使った→

Cyclone V (5CGXFC5C6)



Differential Nonlinearity

• 出力をサンプリングすることでbin幅の調整が可能



Carry Chainの時間依存性

• Carry Chainのスピードはある種の物理量なので温度/電圧などに依存



 温度係数 ~ -0.1% / 1° (低温で速い)

リソースとコスト

- リソースのラフな見積もり
 1 frontend boardで24PMT(72ch)を処理
 > 8 phase TDC .. 1900 LAB
 (25 LAB for 1ch + 100 LAB)
 > Carry Chain TDC .. 4780 LAB for 72ch
 (65 LAB for 1ch + 100 LAB)
- Altera Cyclone V GX
- 5CGXC5 .. 2900 LAB \$180
- 5CGXC7 .. 5600 LAB \$280
- 5CGXC9 .. 11400 LAB \$480

比較的安いFPGAで数十チャンネルのTDCを実装することができる > 量産にも現実的

まとめ

- HyperKamiokandeに必要なTDCをFPGA上で開発している
- LogicLockなどを駆使してDNLをコントロール、

HKとして期待するパフォーマンスを得ることができた(on Cyclone V)

- 1. Multi phase TDC(8 phase x500MHz) … 0.25ns bin幅, DNL 60ps, Resolution 80ps
- 2. Delay chain TDC(250MHz) ··· ~10ps bin幅, DNL 30ps
- リソースも軽量、安いFPGA(~2万)で数十Ch、量産にも最適
- HKとしては扱い易さ(Calibration)の点でMulti phase TDCが有利、
 これをベースにフロントエンドボード全体を開発していく予定

backup

Origin of nonlinearity 2

after fitting,

D-FFs are located in the different Logic Array Block(LAB)





- Latency from intermediate point is different ~ 400ps
- Clocks are delivered almost simultaneously

manual allocation

manually allocate D-FFs **I** with the same latency as possible



	Clock(ns)	Data(ns)
QSA0	1.002	0.361
QSA1	1.002	0.376
QSB2	1.002	0.362
QSB3	1.002	0.377



- latency difference < 20ps
- nonlinearity < 5%

8 phase TDC

- 8 phase at 250MHz can achieve 0.5ns time bin width (~AMT)
- Placed 8 latches at the same distance as possible







Charge responses of the three ranges Fig 45





Ē



図 5-19 電荷測定直線性

Fig 47 Timing resolution of the QTC

Fig 48 Charge Resolution of the 3 gain stages