FPGAトレーニングコース2013@東北大学

開催趣旨

本セミナーはFPGA回路開発時に必須である開発ツールの使い方を習得を中心に説明する実習形式の未経験者向けのセミナーです。セミナー終了後に独学で開発を進める事が出来る最低限の予備知識の習得を目指します。

FPGAの回路を開発するために必要な知識は①デジタル回路設計に関する知識と②FPGAへの実装の方法です。①に関しては書籍などにより習得する事が出来ますが、②に関しては良い習得方法がありません。そこで本セミナーでは②について習得することを目標としています。

以下のような方を想定しています。

今後実験装置を開発するためにFPGA技術の習得が必要な方
FPGAに興味があり、どの様に開発するのか短期間で知りたい方
デジタル回路の知識はあるがFPGA開発が未経験なので実装方法を短期間で知りたい方

使用するFPGAはXilinx社、使用HDLはVerilog-HDLです。

FPGAとは？

Field Prgrammable Gate Arrays (FPGA)はユーザーがプログラム可能な論理（デジタル）集積回路です。近年、放射線検出器の読みだしシステムで多用されています。一つのFPGAに搭載できる回路規模は非常に大きくなっておりユーザーが希望する信号処理の多くは1チップに搭載できるようになりました。例えば、CPUを組み込みLinux OSシステムを動作させる事ができる程の回路規模を1チップに実装する事ができます。

概要

対象：学部生、大学院生、若手研究者
日程：2013年10月21日（月）～10月22日（火）（2日間）
場所：東北大学　青葉山キャンパス　理学研究科合同B棟　7階 721号室
- 地図 : http://www.sci.tohoku.ac.jp/campusmap/kita-aobayama/(地図中のH-03の建物です)
募集：20人
使用言語：日本語
申し込み受付期間 (東北大で開催しますので、学内の希望者を優先させていただきます)
- 学内募集 : 2013年9月9日（月）から9月19日（木）まで
- 学外募集 : 2013年9月13日 (金) から9月19日 (木) まで
旅費 : 希望者は申し込み時に明記すること。(限りがあるので全員に支給出来ないことがあります。)
主催：東北大学
後援：オープンソースコンソーシアム（Open-it）、KEK加速器科学総合支援事業
世話人：三輪浩司（東北大学原子核実験）、石徹白晃治（東北大学ニュートリノ）、石川明正（東北大学素粒子実験）＊お問い合わせはmiwa9@lambda.phys.tohoku.ac.jpまでお願いします。

申し込み方法：申し込みはこちらから

【注意】開発ツールはXilinx社ISE 14.5 WebPACKについてのみ解説します。

詳細

講師：石徹白晃治 (東北大学ニュートリノ)
予備知識：デジタル回路基礎知識を持っている事が望ましい（AND, OR, INV回路およびDフリップフロップの動作を理解している程度）
実習で使用するFPGAはXilinx社Spartan3ANシリーズ、使用HDLはVerilog-HDL、開発ツールはXilinx社ISE 14.5 WebPACKです。
各自用意する物：
- Windows XP以降のWindows OSが動作しているノートPC
  - Xilinx社奨励環境についてはこちらをご覧ください。
  - Windows 8では部分的に正常に動作しないことが多いようですので可能であれば避けてください。使用する場合は会場で問題が起こるときがありますのでインストールファイルを削除せずにPC上に残したままにして参加してください。
  - MACを使用している方へ：以下の環境での動作は確認されていますが他の環境での動作確認は取れていませんので注意してください。
    - デュアルブートでWindowsインストールした環境
    - 仮想環境VMware Fusionを用いてWindowsをインストールした環境
- 演習時に使用する筆記具とノート

【お願い】事前に開発ツールXilinx ISEをインストールしていただきます。インストール方法はこの資料を参照して下さい。テキストはISE14.5を用いて制作してありますが、ISE14.6とのGUIの違いは少ないのでISE14.6をインストールしていただいても構いません。

プログラム

1日目はデジタル回路の特徴からはじめ、組み合わせ回路について学びます。最後にFPGAに実装して動作を確認します。

2日目は順序回路とFPGAの動作原理について学びます。最後に実習で作成した全ての回路をFPGAに実装して動作を確認します。

1日目 10/21（月） 10:00-17:00
- 10:00-11:45 フロントエンド部とデジタル回路の特徴
- 11:45-13:00 お昼休み（75分）
- 13:00-14:00 組み合わせ回路入門
- 14:00-14:10 休憩（10分）
- 14:10-15:10 実習 Verilog-HDL記述I
- 15:10-15:20 休憩（10分）
- 15:20-16:00 実習 Xilinx社ISIMを用いた論理シミュレーションI
- 16:00-17:00 実習 Xilinx社ISE14を用いたFPGAへの実装
2日目 10/22（火） 10:00-17:00
- 10:00-11:00 順序回路入門
- 11:00-11:30 FPGAの構造
- 11:30-13:00 お昼休み(90分)
- 13:00-13:30 実習 Verilog-HDL記述II
- 13:30-14:00 実習 Xilinx社ISIMを用いた論理シミュレーションII
- 14:00-14:30 実習 Xilinx社ISE14を用いたFPGAへの実装
- 14:30-14:50 休憩(20分)
- 14:50-16:00 演習
- 16:00-17:00 DCMの実装方法: Coregeneratorの使い方

テキスト

閲覧するためには受講者用ID/パスワード入力が必要です(別途ご連絡いたします)。

アンケート

受講者の方々は下からアンケートにご協力ください。

アンケート入り口（ID/パスワード入力が必要です）

トレーニングコースは今後も継続する予定です。より良いものにするために是非お願いいたします。

アンケート結果（回答者数20名/参加者数21名）

Q1. 講義全体の満足度（4択：不満足 0人、普通 3人、満足 10人、大変満足 7人）
Q2. 説明は分かり易かったですか？（4択：とても分かり難い 0人、分かり難い 2人、分かり易い 15人、とても分かり易い 3人）
Q3. 後輩に勧めたいと思いますか？（4択：まったく思わない 0人、思わない 2人、思う 10人、とても思う 8人）

Q4. 興味を持った事（自由欄）

FPGAへの実装方法まで、全体像がおおまかに理解出来たので今後、引き続き自習していきたいと思います。
組み合わせ回路、順序回路でさらに色々な回路を考えてみたい。
シミュレーションをFPGAに実装するところが特に興味をもった.今回の講習会からより知識を深めたい.
実際にハードウェアを動かせるところ。
デジタル回路の原理
順序回路はなじみがなく、とても新鮮でおもしろかったです。
AND・OR・NOTのみで回路図を１から考えるところなど面白かった（時間があれば全ての回路をFPGAに実装してテストしてみたかった・・・）
これまでシミュレーションの機能を使ったことがなかったので参考になった。
論理回路について、実習を伴いながら勉強したことがなかったため、興味を持ちました。

Q5. 本トレーニングコースに参加した経緯を教えてください（自由欄）

先生に勧められました
KEKで行われたDAQセミナーに参加し時に知った
以前受講した方に短期間で実践的なトレーニングが出来ると勧められた
研究室内での案内
Open-It関連のイベントはwebで定期的にチェックしていた
FPGAを使わなければいけないので、折角なのでまとめて教えてもらおうと考えました。

Q6. 本トレーニングコースに対するご意見•ご要望等（自由欄）

デジタル回路の基礎のところは把握している人がほとんどだと思われるので、実習の方にもっと時間を割いたほうがいいような気がしました。
ISEの使い方とFPGAへの実装の仕方がわかりました。FPGAをやり始めてつまづいていたのですが、とてもよい第一歩となりました。ありがとうございました。
大変、有意義なトレーニングコースに参加させて頂いてありがとうございました。
今まで触れてこなかった分野だったので、難しかったけれど、楽しかった。今後の研究では今回学んだことが必要となってくるので、忘れないように時々シミュレーションとかを触っていきたい。
全体的に進行がやや早かった気がしました。とはいえ目標が「自習できるように」ですし、時間も限られているのでこのくらいが妥当なのかなとも思いました。
分かりやすかったですが、少しスピードが速かった気がします。
本コースが回路の基礎的な知識を前提というのは承知しているが、回路の演習前後にもう少しフォローがほしかった。
演習の時間内にすべての課題をクリアできなかった。演習時間が増えるといいなと感じます。
2人一組だったので、2人で課題を振り分けて組毎に課題クリアを目指すような演習だと面白そうだなと思います。
（今後、学習していくのに関連する）本セミナー以外の情報がもっとあるとうれしいです。（他の実習セミナー・説明会などの案内やopen-itについてなど）
初心者にとっては演習が難しかったです。
昼飯の時間が長く取られてたのがすごく良かったです。　
VerilogやISEはこれまで独学でやっていたので、本トレーニングコースで改めて知識を整理・追加できた。
全体的に非常に密度の濃い二日間を過ごせたと思う。
改善点を挙げるとするならば、課題の量に対し、課題を解く時間をもう少し多めに確保しても良かったように感じた。
講義中にやった、演習の回答例が欲しかったです。
今後の自習のための参考文献などを最後に数件紹介していただけるとより良いと感じました。
説明を分かりやすくしてもらったと思うが、内容はあまり分からなかった。

以上