現在位置: ホーム / Education / 2014 / ＦＰＧＡトレーニングコース / 大阪大学 / FPGAトレーニングコース2014（ISEツール）@大阪大学

FPGAトレーニングコース2014（ISEツール）@大阪大学

img_top_01.jpg

  

開催趣旨

本セミナーはFPGA回路開発時に必須である開発ツールの使い方の習得を目指した実習形式の未経験者向けのセミナーです。セミナー終了後に独学で開発を進める事が出来る最低限の予備知識の習得を目指します。

受講対象者としてFPGA回路開発未経験の電気電子工学を専門としない学生を想定しています。特に物理実験系に所属する学生を受講対象としていますが他の分野の学生や若手研究者の参加も歓迎いたします。

FPGAの回路を開発するために必要な知識は①デジタル回路設計に関する知識と②FPGAへの実装方法です。
①に関しては書籍などにより習得する事が出来ますが、②に関しては良い習得方法がありません。そこで本セミナーでは②について学習します。

本セミナー受講後は自分で設計した回路をFPGAへ実装して動かすことができるので、①の学習効果が向上する事も期待しています。

実習で使用するFPGAはXilinx社Spartan3ANシリーズ、使用HDLはVerilog-HDLです。 

FPGAとは？

Field Prgrammable Gate Arrays (FPGA)はユーザーがプログラム可能な論理（デジタル）集積回路です。

近年、放 射線検出器の読みだしシステムなどの物理実験で多用されています。一つのFPGAに搭載できる回路規模は非常に大きくなっておりユー ザーが希望する信号処理の多くを1チップに搭載できるようになりました。例えば、CPUを組み込みLinux OSシステムを 動作させる事ができる程の回路規模を1チップに実装する事ができます。  

概要

  • 対象：FPGA初心者（学生，教職員，その他誰でも）
  • 日程：2014年11月13日（木）～11月14日（金）（2日間）、両日9:30-17:30
  • 場所：大阪大学豊中キャンパス理学研究科H棟7階H701号室
  • 募集人数：20人
  • 使用言語：日本語
  • 受講料：無料
  • 申し込み受付期間： 2014年10月15日（水）から10月31日（金）まで
  • 主催：大阪大学
  • 後援： Open-It
  • 世話人：花垣和則（大阪大学）＊お問い合わせはosk.openit@gmail.comまでお願いします。
  • 申し込み方法：申し込みは締め切りました。応募ありがとうございました。
 【注意】開発ツールはXilinx社ISE 14.7 WebPACKについてのみ解説します。
 

詳細

  • 講師：内田智久(KEK)
  • 予備知識：下のテキストの内容を受講前に理解しておくこと
  • 実習で使用するFPGAはXilinx社Spartan3ANシリーズ、使用HDLはVerilog-HDL、開発ツールはXilinx社ISE 14.7 WebPACKです。
  • 各自用意する物：
    • Windows XP またはWindows 7 OSが動作しているノートPC。Windows 8については下を参照。
      • Xilinx社ISEツールがインストールされていること
      • Xilinx社奨励環境についてはこちらをご覧ください。
      • MACを使用している方へ：以下の環境での動作は確認されていますが他の環境での動作確認は取れていませんので注意してください。
        • デュアルブートでWindowsインストールした環境
        • 仮想環境VMware Fusionを用いてWindowsをインストールした環境
      • Windows 8について
        • Xilinx社のサポート範囲外ですので基本的にWindows 8は使用不可です
        • 過去の経験でもISIMなど幾つかのツールが動作しませんでした
        • 以下のような対応策が幾つか報告されていますが、直らないことが非常に多くなっています。
          • 対処方法に関する資料
        • 上記の事情を理解した上でWindows 8を用いて参加する場合、最悪実習できない事をご承知おきください。
    • 演習時に使用する筆記具とノート
    • 以下の参考資料を印刷して持参してください。忘れても受講できますが、持っていないと実習時のコード入力時に画面を切り替えながら入力しなければならず大変です。
 

プログラム

1日目はデジタル回路の特徴からはじめ、組み合わせ回路について学びます。最後にFPGAに実装して動作を確認します。
2日目は順序回路とFPGAの動作原理について学びます。最後に実習で作成した全ての回路をFPGAに実装して動作を確認します。
  • 1日目 11/13（木） 9:30-17:30
    •   9:30- 9:40 全体概要
    •   9:40-10:00 デジタル回路の基礎（20分）
    • 10:00-11:00 DAQシステムとデジタル技術（60分）
    • 11:00-11:30 【組み合わせ回路】入門（30分）
    • 11:30-12:30 お昼休み（60分）
    • 12:30-13:30 【組み合わせ回路】 設計演習（60分）
    • 13:30-13:45 【組み合わせ回路】 問題解説（15分）
    • 13:45-14:00 休憩(15分)
    • 14:00-15:00 【組み合わせ回路】 Verilog-HDL記述（60分）
    • 15:00-16:00 【組み合わせ回路】 Xilinx社ISEを用いた論理シミュレーション（60分）
    • 16:00-16:15 休憩（15分）
    • 16:15-17:30 【組み合わせ回路】 Xilinx社ISEを用いたFPGAへの実装（75分）
  • 2日目 11/14（金） 9:30-17:30
    •   9:30-10:00 【順序回路】 入門（30分）
    • 10:00-11:00 【順序回路】 設計演習（60分）
    • 11:00-11:15 【順序回路】 問題解説（15分）
    • 11:15-11:30 【順序回路】 Verilog-HDL記述（15分）
    • 11:30-12:30 お昼休み(60分)
    • 12:30-13:00 【順序回路】 Xilinx社ISEを用いた論理シミュレーション（30分）
    • 13:00-13:30 【順序回路】 Xilinx社ISEを用いたFPGAへの実装（30分）
    • 13:30-13:45 休憩(15分)
    • 13:45-14:45 DCMの実装方法: Coregeneratorの使い方（60分）
    • 14:45-15:00 休憩(15分)
    • 15:00-15:30 FPGAの構造（30分）
    • 15:30-17:00 総合演習（90分）
    • 17:00-17:30 質疑応答、議論など（30分）
 

テキスト

閲覧するためには受講者用ID/パスワード入力が必要です(別途ご連絡いたします)。
パスワードの有効期限は受講後約２週間に設定されています。ファイルのダウンロードは受講後速やかに終わらせるようお願いします。
資料の２次配布は禁止させていただきます。
 

アンケート

受講者の方々は下からアンケートにご協力ください。
アンケート入り口（ID/パスワード入力が必要です）
トレーニングコースは今後も継続する予定です。より良いものにするために是非お願いいたします。

 

アンケート結果（回答者数16名/参加者数18名）

Q1. 講義全体の満足度（4択：不満足 0人、普通 1人、満足 5人、大変満足 10人）

Q2. 説明は分かり易かったですか？（4択：とても分かり難い 1人、分かり難い 2人、分かり易い 6人、とても分かり易い 7人）

Q3. 質問（自由欄）

  • 【質問】 　シミュレータでデジタルフィルタの動作確認はできるでしょうか。つまり、16bitのサイン波をだしてフィルタ処理ができるかどうかをやってみたいです。
  • 【回答】　もちろん確認できます。シミュレータではデジタル値を波形で表示する事ができますので視覚的に動作を確認する事ができます。サイン波の生成などは紹介したテストベンチ関係の書籍を参考にしてください。また基本的なデジタルフィルタ回路はCoregeneratorで生成する事もできます。
     
  • 【質問】　私はFPGAを用いて生体信号計測のシステム開発をしたいと思っています。私は加速器科学分野の人間ではないのですが、今後Open-Itに何らかの形で参加することは可能でしょうか？
  • 【回答】　はい。参加を歓迎いたします。研究分野による参加制限などは一切行っていません。できるだけ多くの分野の方と連携する事を目指しています。幾つかの参加方法がありますので詳細はこちらをご覧ください。

Q4. 後輩に勧めたいと思いますか？（4択：まったく思わない 0人、思わない 1人、思う 8人、とても思う 7人）

Q5. 興味を持ったこと:（自由欄）

  • 自分でもプログラミングができるレベルになったと思うので、プログラミングそのものの勉強をしようと思います。
  • 順序回路の課題で、当日はできませんでしたが、シリアルデータをパラレルデータで出力するとういうコードを書けたらと思います。
  • 私の研究室で実際に使われているFPGAの回路について何らかの手段で調べたいと思います。
  • 実際にプロの人たちがどのように回路を設計しているのかを見てみたい
  • 非同期デジタル回路(TTL-IC)によって構成された高速ピークホールド回路のトラブルに悩まされていましたが、今後ＦＰＧＡに焼き直す予定のため大いに参考になりました。
  • いろいろな方の作ったプログラムを書きこむところだけは大学で触れてましたが、FPGAのプログラムの中身を触ったのは初めてだったので興味深かったです。
  • 個人的に研究室の不自然な動作が気になっていたものがあったので、これを機会に中身をいじれるよう、また古い装置についているＮＩＭを追放できるよう、いろいろ試してみたいと思います。
  • 回路を自分で考えて組み立てること
  • デジタル信号について多少親しみをもつことができたのでもう少し勉強してみたいと思います。

Q6. 本トレーニングコースに参加した経緯を教えてください（自由欄）

  • 指導教官・上司から勧められた。（同様の回答7名）
  • 先輩から勧められた（同様の回答3名）
  • メーリングリストで知った
  • 最近のDAQ用のモジュールがFPGAを使っているし、学生がFPGAを使っているのに、私は使ったことがなかったので。
  • FPGAの勉強会をやっている団体がないかと、Web検索したところ、Open Itのサイトを見つけました。
  • open it のサイトを見てたら目にとまった。

Q7. 本トレーニングコースに対するご意見?ご要望等（自由欄）

  • 実際のアプリケーションを作るようなセミナーもしていただければありがたいです。
  • ISEの使い方だけでなく、周辺知識も盛りだくさんで大変楽しめました。この講習だけで、FPGAの色々なことがよく理解できました。
  • 大変わかりやすかったです。参加してよかったです。
  • FPGAについて時間をとって勉強したことがなかったので、改めて学ぶいい機会になりました。普段はVHDLを使っているので、ついていけるか不安でしたが、とてもわかりやすい説明でよかったです。
  • いつもは使わない機能以外でもISEにはできることがたくさんあるということがよくわかりました。
  • 非常に丁寧な説明でした。ありがとうございました。今後の展開・独習についてもフォローしていただき、同じコースを受けた同輩と一緒に勉強を進めていきたいと思います。
  • トランジスタの動作など基礎的なことからやった方が理解が深まったかも。
  • 研究室で使っているVHDLを使った講座があると嬉しいです。
  • 「印刷用資料」のコードの文字を大きくしてほしいです。
  • 関西での開催を増やしてほしい。休憩時間無しだったため喉がカラカラになりました。
  • 分かりやすかったです。まだ私の理解は追いついてませんが。ありがとうございました。
  • トレーニング前に読んでくるようにと言われた資料ですが、本当に簡単なことしか書いていなかったので、トレーニング中の演習まるで歯が立ちませんでした。今度はもう少し突っ込んだことも書いていてほしいです。
  • 話についていくのが遅くて苦労してしまった部分もあるのですが、実際に手を動かすことでとても良い勉強になりました。スライドがとても充実しているので、講義での話を思い出しつつ復習したいと思います。二日間ありがとうございました。
  • 初心者にもわかりやすく参考になることも多かったのですが、二日目は難易度が上がって整理する余裕がなくなってしまいました。

以上