FPGAトレーニングコース2022(Vivadoツール)@総研大(KEK)

• 対象：FPGAに関心のある総研大生、他大学(院)生、研究員、教員、技術職員など
  • 【総研大生向け情報】：　本コースは、総合研究大学院大学（総研大）の物理科学・高エネルギー加速器科学研究科の共通科目としても開講する集中講義（2日間）です。正規の履修手続きを行うことで、総研大より履修単位認定（1単位）および参加にかかる旅費等の支給を受けることができます。
  • 【他大学(院)生向け】：　本コースは、単位互換協定の有無に関わらず他大学(院)生も履修可能です。単位取得希望者は、所属大学(院)の教務担当部署で他大学科目履修手続きを行い、参加申込時にその旨をお申し出ください。
• 日程：【第2回 開講】2022年11月28日（月）～ 11月29日（火）（2日間）、9:30-17:30 
  

• 場所：【第2回 開講】高エネルギー加速器研究機構 つくばキャンパス (先端計測開発棟会議室208)
  
  • 研究所へのアクセス、キャンパスマップ
• 募集人数：14人（COVID-19対策と機材の都合で定員になり次第、締め切ります）
• 使用言語：日本語
• 受講料：無料
• 宿泊施設：前泊・後泊を含め宿泊希望の方は、研究所の宿泊施設（下記※）または付近の民間ホテル等に各自で宿泊手配を行ってください。
• 申込受付期間： 2022年 8月 22日（月）から 10月 28日（金）まで 
• 主催：総合研究大学院大学（物理・高エネ研究科共通科目）、核融合科学研究所（NIFS）、高エネルギー加速器研究機構（KEK）
• 後援： Open-It
• 世話人：中西秀哉（核融合科学研究所）＊お問い合わせは nakanishi.hideya@nifs.ac.jp までお願いします。

お申し込み（第2回KEK開講）は定員に達したため終了しました。

• KEKつくばキャンパス宿舎（※）：
  • KEKつくばキャンパスの宿舎を利用する方は以下を読み各自申し込みをしてください。
  • 首都圏から参加する方も利用できます。
  • 宿舎についての情報は（http://www2.kek.jp/uskek/visiting/dormitory.html）をご覧ください
  • KEK宿舎の手続き手順
    • 下のページの手順に従い手続きを進めてください。
    • 手続説明のページはここから
• KEKつくばキャンパスへの入構に際して
  県外からKEKへ来訪される方は入構時に「新型コロナウイルス感染症に係る機構への入構に関する誓約書」の提出をお願いいたします。
  下記URLの入構に関する措置を読んで、様式2に記入の上入構時にユーザーズオフィスへ提出をお願いいたします。
  https://www.kek.jp/ja/covid19/
  KEKつくばキャンパスのキャンパスマップは以下からご覧いただけます。
  https://www.kek.jp/ja/forresearcher/kekmap/
  
   

詳細

• 講師：本多 良太郎 (総研大・KEK)、田内 一弥 (KEK)、中西 秀哉 (総研大・NIFS)
• 予備知識：下のテキストの内容を受講前に理解しておくこと
  • 予習用資料(PDF)
• 実習で使用するFPGAは、Xilinx社Artix-7シリーズ、使用HDLはVerilog-HDL、開発ツールはXilinx社Vivado WebPACKです。
• 実習で使用するFPGA搭載ボード（Digilent社Nexys4-DDR）は、開催中貸し出しますので用意する必要はありません。
• 各自用意する物や事前準備：
  • ノートPC
    • 以下のVivado WebPackツールがインストールされているPCを用意できない場合は受講できません。
      • 予備ＰＣなどは用意していません。必ず、USBポートがあるWindows PCをご持参ください。
        
      • ＰＣを用意せず参加した場合、聴講のみとなり実習ができなくなる事をご承知おきください
    • Xilinx社Vivado WebPackツールがインストールされていること。
      • インストール方法 はこちらの資料を参照して下さい。
      • Xilinx社のインストール資料はこちら（Xilinx社のWebページ）
    • システム要件
      • OS：Windows 8.1、Windows 10 64-bit版（32bit 版は不可）
      • 必要搭載メモリ容量：　2GB（4GB以上を推奨します）
      • USB type-Aコネクタ 1個搭載（Type-Cの場合は変換コネクタを各自用意してください）
      • Xilinx社の詳細な資料はこちら（Xilinx社のWebページ）
    • Macintoshを使用している方へ：　以下の環境での動作は確認されていますが、その他環境ではフル機能が働きません。ご注意ください。
      • デュアルブートでWindowsインストールした環境
      • 仮想環境VMware Fusionを用いてWindowsをインストールした環境
  • 演習時に使用する筆記具とノート
  • 以下の資料を印刷して持参してください（受講前に読む必要ありません）。印刷物がないと画面を切り替えながら作業を進めることになり大変面倒です。必ず印刷したものをご持参ください。
    • 実習中の参考資料
    • 演習C1手順書
    • 演習S1手順書
    • 演習I1手順書
    • 演習I2手順書
    • Verilog-HDL入門

プログラム

テキスト

• 0. はじめに
• 1. 予習内容の確認
• 2.1 【組み合わせ回路】 Verilog-HDL記述
• 2.2 【組み合わせ回路】 Vivadoを用いたHDL入力とRTL解析
• 2.3 【組み合わせ回路】 Vivadoを用いた論理シミュレーション
• 2.4 【組み合わせ回路】 Vivadoを用いたFPGAへの実装
• 3  【組み合わせ回路】 設計演習
• 4.1 【順序回路】 Verilog-HDL記述
• 4.2 【順序回路】 Vivadoを用いた論理シミュレーション
• 4.3 【順序回路】 Vivadoを用いたFPGAへの実装
• 5. 【順序回路】 設計演習
• 6. 階層構造設計
• 7. IPの使い方
• 8. 総合設計演習
• 9. 外部メモリからの起動（参考資料：講義では使用しません）

• 実習ボード回路図（Digilent社のページ）
• 実習ボード・リファレンスマニュアル（Digilent社のページ）

アンケート