現在位置: ホーム / Education / 2014 / ＦＰＧＡトレーニングコース / 東北大学 / FPGAトレーニングコース2014@東北大学

FPGAトレーニングコース2014@東北大学

img_top_01.jpg

  

開催趣旨

本セミナーはFPGA回路開発時に必須である開発ツールの使い方の習得を目指した実習形式の未経験者向けのセミナーです。セミナー終了後に独学で開発を進める事が出来る最低限の予備知識の習得を目指します。

受講対象者としてFPGA回路開発未経験の電気電子工学を専門としない学生を想定しています。特に物理実験系に所属する学生を受講対象としていますが他の分野の学生や若手研究者の参加も歓迎いたします。

FPGAの回路を開発するために必要な知識は①デジタル回路設計に関する知識と②FPGAへの実装方法です。
①に関しては書籍などにより習得する事が出来ますが、②に関しては良い習得方法がありません。そこで本セミナーでは②について学習します。

本セミナー受講後は自分で設計した回路をFPGAへ実装して動かすことができるので、①の学習効果が向上する事も期待しています。

実習で使用するFPGAはXilinx社Artix-7シリーズ、使用HDLはVerilog-HDLです。 

FPGAとは？

Field Prgrammable Gate Arrays (FPGA)はユーザーがプログラム可能な論理（デジタル）集積回路です。

近年、放射線検出器の読みだしシステムなどの物理実験で多用されています。一つのFPGAに搭載できる回路規模は非常に大きくなっておりユー ザーが希望する信号処理の多くを1チップに搭載できるようになりました。例えば、CPUを組み込みLinux OSシステムを 動作させる事ができる程の回路規模を1チップに実装する事ができます。  

概要

  • 対象：FPGAに興味のある大学院生, 研究員, 教員, 技術職員
  • 日程：2014年10月30日（木）～10月31日（金）（2日間）、両日9:30-17:30
  • 場所：東北大学 ニュートリノ科学研究センター 別館224室
    • キャンパスマップ(地図中のI-04の建物(センター本館)から入ってスリッパに履き替えてください) 
  • 募集人数：20人
  • 使用言語：日本語
  • 受講料：無料
  • 申し込み受付期間：
    • 学内募集 2014年9月24日（水）から10月09日（木）まで
    • 学外募集 2014年10月01日（水）から10月09日（木）まで
  • 旅費 : 希望者は申し込み時に明記すること。(非常に限られているので全員に支給出来ないと考えられます。研究室に財源のある方はそちらを使って参加していただけるようお願いします。)
  • 主催：東北大学
  • 後援： Open-It、KEK加速器科学総合支援事業, 九州大学 素粒子実験研究室
  • 世話人：三輪浩司（東北大学 原子核実験）、石徹白晃治（東北大学 ニュートリノ）、石川明正（東北大学 素粒子実験) ＊お問い合わせはkoji@awa.tohoku.ac.jpまでお願いします。
  • 申し込み方法：申し込みは終了しました。
 【注意】開発ツールはXilinx社Vivado 2014 WebPACKについてのみ解説します。
 

詳細

  • 講師：内田智久(KEK)
  • 予備知識：下のテキストの内容を受講前に理解しておくこと
  • 実習で使用するFPGAはXilinx社Artix-7シリーズ、使用HDLはVerilog-HDL、開発ツールはXilinx社Vivado 2014 WebPACKです。
  • 実習で使用するFPGAが搭載されたボード（Digilent社Nexys4）は開催中貸し出しますので用意する必要ありません。
  • 各自用意する物や事前準備：
    • ノートPC
      • Xilinx社Vivadoツールがインストールされていること
      • OS：Windows 7以降のWindows OS
      • 必要搭載メモリ容量：　1GB（32ビットPC）、2GB（64ビットPC）
      • MACを使用している方へ：　以下の環境での動作は確認されていますが他の環境での動作確認は取れていませんので注意してください。
        • デュアルブートでWindowsインストールした環境
        • 仮想環境VMware Fusionを用いてWindowsをインストールした環境
    • 演習時に使用する筆記具とノート
    • 以下の参考資料を印刷して持参してください。忘れても受講できますが、持っていないと実習時のコード入力時に画面を切り替えながら入力しなければならず大変です。
 

プログラム

1日目はデジタル回路の特徴からはじめ、組み合わせ回路について学びます。最後にFPGAに実装して動作を確認します。
2日目は順序回路とFPGAの動作原理について学びます。最後に実習で作成した回路をFPGAに実装して動作を確認します。
  • 1日目 10/30（木） 9:30-17:30 
    •   9:30- 9:40 全体概要
    •   9:40-10:00 デジタル回路の基礎（20分）
    • 10:00-11:00 DAQシステムとデジタル技術（60分）
    • 11:00-11:30 【組み合わせ回路】入門（30分）
    • 11:30-12:30 お昼休み（60分）
    • 12:30-13:30 【組み合わせ回路】 設計演習（60分）
    • 13:30-13:45 【組み合わせ回路】 問題解説（15分）
    • 13:45-14:00 休憩(15分)
    • 14:00-15:00 【組み合わせ回路】 Verilog-HDL記述（60分）
    • 15:00-16:00 【組み合わせ回路】 Xilinx社Vivadoを用いた論理シミュレーション（60分）
    • 16:00-16:15 休憩（15分）
    • 16:15-17:30 【組み合わせ回路】 Xilinx社Vivadoを用いたFPGAへの実装（75分）
  • 2日目 10/31 (金） 9:30-17:30
    •   9:30-10:00 【順序回路】 入門（30分）
    • 10:00-11:00 【順序回路】 設計演習（60分）
    • 11:00-11:15 【順序回路】 問題解説（15分）
    • 11:15-11:30 【順序回路】 Verilog-HDL記述（15分）
    • 11:30-12:30 お昼休み(60分)
    • 12:30-13:00 【順序回路】 Xilinx社Vivadoを用いた論理シミュレーション（30分）
    • 13:00-13:30 【順序回路】 Xilinx社Vivadoを用いたFPGAへの実装（30分）
    • 13:30-13:45 休憩(15分)
    • 13:45-14:45 DCMの実装方法: Coregeneratorの使い方（60分）
    • 14:45-15:00 休憩(15分)
    • 15:00-15:30 FPGAの構造（30分）
    • 15:30-17:00 総合演習（90分）
    • 17:00-17:30 質疑応答、議論など（30分） 

テキスト

閲覧するためには受講者用ID/パスワード入力が必要です(別途ご連絡いたします)。
パスワードの有効期限は受講後約２週間に設定されています。ファイルのダウンロードは受講後速やかに終わらせるようお願いします。
資料の２次配布は禁止させていただきます。
 

アンケート

受講者の方々は下からアンケートにご協力ください。
アンケート入り口（ID/パスワード入力が必要です）
トレーニングコースは今後も継続する予定です。より良いものにするために是非お願いいたします。

 

アンケート結果（回答者数18名/参加者数21名）

Q1. 講義全体の満足度（4択：不満足 0人、普通 5人、満足 9人、大変満足 4人）

Q2. 説明は分かり易かったですか？（4択：とても分かり難い 0人、分かり難い 2人、分かり易い 13人、とても分かり易い 3人）

Q3. 質問（自由欄）

無し

Q4. 後輩に勧めたいと思いますか？（4択：まったく思わない 0人、思わない 2人、思う 12人、とても思う 4人）

Q5. 興味を持ったこと:（自由欄）

  • 有用なIPが他にどんなものがあるか、どんな処理ができるかが知りたくなりました。
  • ハードウェアなのにあとから変更できること。

Q6. 本トレーニングコースに参加した経緯を教えてください（自由欄）

  • 指導教官・上司から勧められた。（同様の回答8名）
  • 先輩から勧められた
  • メーリングリストで知った

Q7. 本トレーニングコースに対するご意見?ご要望等（自由欄）

  • 説明が非常に分かりやすくてかなり理解できたと思う。つくばでもやってほしい。
    実験器具のカタログに名前だけでてきたFPGAについて使い方の初歩まで学ぶことができてよかった。スライドが丁寧に作ってあって作業をしやすかったけれど、もう少しゆっくり進めてほしかった。
  • テキストが非常に丁寧でわかりやすかったです。自分の理解が足りず、「作業」になってしまった部分があるのが残念でした。
  • 言われた通りにコードを書いて、確かに動いたものの、まだ自分では作れない。そもそもインスタンスが何なのか、CLKの変数、例えばclk_in1に何を入れるかといった文法についてわかっていない部分が多い。
  • synthesize等、かかる時間が個々人によって異なるため、置いていかれることの方が多くて少し大変だった。しかし、一通りの流れを知ることができてよい機会となった。
  • スライドが親切でよかったです。
  • スライドが非常にわかりやすかったです。Vivado の使用手順のスライドがしっかりあったので、途中でついていけなくなってもスライドを追って追いつくことができました。1日目の組み合わせ回路はなんとか理解できましたが、2日目の順序回路は今回初めて学んだので、理解するのが非常に大変でした。慣れていけば理解力もついていくと思いますが、できれば順序回路に関する参考資料なども予習の段階で見られるとよいと感じました。
  • 印刷用資料を見てできるのであれば、もう少し早い段階でそのように言ってほしかった。
  • 説明がやや早く置いて行かれたが、Webにおいていただいたスライドで追いつけた。とても丁寧でわかりやすかった。

以上