現在位置: ホーム Education 2018 FPGAトレーニングコース 総研大(岡崎分子研) FPGAトレーニングコース2018(Vivadoツール)@総研大(岡崎分子研)

FPGAトレーニングコース2018(Vivadoツール)@総研大(岡崎分子研)

img_top_01.jpg

  


開催趣旨


 
本セミナーはFPGA回路開発時に必須である開発ツールの使い方の習得を目指した実習形式の未経験者向けのセミナーです。セミナー終了後に独学で開発を進める事が出来る最低限の予備知識の習得を目指します。
 
受講対象者としてFPGA回路開発未経験の電気電子工学を専門としない学生を想定しています。特に物理実験系に所属する学生を受講対象としていますが他の分野の学生や若手研究者の参加も歓迎いたします。
 
FPGAの回路を開発するために必要な知識は、①デジタル回路設計に関する知識と、②FPGAへの実装方法、です。①に関しては書籍などにより習得する事が出来ますが、②に関しては良い習得方法がありません。そこで本セミナーでは、②について学習します。本セミナー受講後は、自分で設計した回路をFPGAへ実装して動かすことができるので、①の学習効果が向上する事も期待できます。
 
実習で使用するFPGAはXilinx社Artix-7シリーズ、使用HDLはVerilog-HDLです。 
 
【注】テキストのみの配布について:
本トレーニングコースのテキストは実習内容を説明するための利用を想定しており、テキストのみで学習することは想定していません。テキストのみ配布し誤解を招くことは主催者の意図に反しますので、テキストのみの配布は行っておりません。
 

FPGAとは?


Field Prgrammable Gate Arrays (FPGA)はユーザーがプログラム可能な論理(デジタル)集積回路です。

近年、放射線検出器の読みだしシステムなどの物理実験で多用されています。一つのFPGAに搭載できる回路規模は非常に大きくなっておりユー ザーが希望する信号処理の多くを1チップに搭載できるようになりました。例えば、CPUを組み込みLinux OSシステムを 動作させる事ができる程の回路規模を1チップに実装する事ができます。  
 

概要


  • 対象:FPGAに関心のある総研大生、他大学(院)生、研究員、教員、技術職員など
    • 【総研大生向け情報】: 本コースは、「平成30年度テーマ型レクチャー」 に採択された集中講義(2日間)です。正規の履修手続きを行うことで、単位認定(1単位)および参加にかかる旅費等の支給を受けることができます。
    • 【他大学(院)生向け】: 本コースは、単位互換協定の有無に関わらず他大学(院)生も履修可能です。単位取得希望者は、所属大学(院)の教務担当部署で他大学科目履修手続きを行い、参加申込時にその旨をお申し出ください。
  • 日程:2018年 9月 4日(火)~ 9月 5日(水)(2日間)、9:30-17:30
  • 場所:分子科学研究所 研究棟201号室(セミナー室)
  • 募集人数:20人 【定員に達したため、申込受付を終了しました。ありがとうございました。】
  • 使用言語:日本語
  • 受講料:無料
  • 宿泊施設:前泊・後泊を含め宿泊を希望される場合は、以下の案内ページを参考に、各自において宿泊施設または開催場所付近の民間ホテル等に宿泊手配を行ってください。 (分子研宿泊先案内ページ https://www.ims.ac.jp/guide/joint-research/lodging.html
  • 申し込み受付期間: 2018年 7月 2日(月)から 8月18日(金)まで 【(7月19日)定員に達したため受付終了】
  • 主催:総合研究大学院大学(平成30年度テーマ型レクチャー)、分子科学研究所、核融合科学研究所
  • 後援: Open-It
  • 世話人:中西秀哉(総合研究大学院大学)*お問い合わせは nakanisi@nifs.ac.jp までお願いします。

 【注意】開発ツールはXilinx社Vivado WebPACKについてのみ解説します。 
 


詳細


  • 講師:内田 智久(総合研究大学院大学、KEK)、中西 秀哉(同、NIFS)、山本 浩史(同、IMS)
  • 予備知識:下のテキストの内容を受講前に理解しておくこと
  • 実習で使用するFPGAはXilinx社Artix-7シリーズ、使用HDLはVerilog-HDL、開発ツールはXilinx社Vivado WebPACKです。
  • 実習で使用するFPGAが搭載されたボード(Digilent社Nexys4-DDR)は開催中貸し出しますので用意する必要ありません。
  • 各自用意する物や事前準備:
    • ノートPC
      • 以下のVivado WebPackツールがインストールされているPCを用意できない場合は受講できません
        • 予備PCなどは用意していません。必ず、USBポートがあるWindows PCを持参して下さい。
        • PCを用意せず参加した場合、聴講のみとなり実習ができなくなる事をご承知おきください
      • Xilinx社Vivado WebPackツールがインストールされていること
        • インストール方法 はこちらの資料を参照して下さい。
        • Xilinx社のインストール資料はこちら(Xilinx社のWebページ)
      • システム要件
        • OS:Windows 7、Windows 8.1、Windows 10 64-bit版(32bit 版は不可
        • 必要搭載メモリ容量: 2GB(4GB以上を奨励します)
        • USB type-Aコネクタ 1個搭載(Type-Cの場合は変換コネクタを各自用意してください)
      • Macintoshを使用している方へ: 以下の環境での動作は確認されていますが、その他環境ではフル機能が働きません。ご注意ください。
        • デュアルブートでWindowsインストールした環境
        • 仮想環境VMware Fusionを用いてWindowsをインストールした環境
    • 演習時に使用する筆記具とノート
    • 以下の資料を印刷して持参してください(受講前に読む必要ありません)。以下の資料を印刷して持参してください(受講前に読む必要ありません)。印刷物がないと画面を切り替えながら作業をすすることになりとても大変です。必ず印刷して持参してください。
 

プログラム

  • 1日目  9月4日(火) 9:30-17:30 
    • 9:30-9:40 全体概要(10分)
    • 9:40-10:30 予習内容の確認(50分)
    • 10:30-11:00 【組み合わせ回路】 Verilog-HDL記述(30分)
    • 11:00-11:30 【組み合わせ回路】 RTL解析(30分)
    • 11:30-12:30 お昼休み(60分)
    • 12:30-14:00 【組み合わせ回路】 Xilinx社Vivadoを用いた論理シミュレーション(90分)
    • 14:00-14:15 休憩(15分)
    • 14:15-15:15 【組み合わせ回路】 Xilinx社Vivadoを用いたFPGAへの実装(60分)
    • 15:15-15:30  休憩(15分)
    • 15:30-17:30 【組み合わせ回路】 設計演習C1(120分) 
  • 2日目 9月5日(水) 9:30-17:30
    • 9:30-10:00 【順序回路】 Verilog-HDL記述(30分)
    • 10:00-10:30 【順序回路】 Xilinx社Vivadoを用いた論理シミュレーション(30分)
    • 10:30-10:45 休憩(15分)
    • 10:45-11:30 【順序回路】 Xilinx社Vivadoを用いたFPGAへの実装(45分)
    • 11:30-12:30 お昼休み(60分)
    • 12:30-13:30 【順序回路】 設計演習S1(60分)
    • 13:30-14:00 階層構造設計(30分)
    • 14:00-14:15 休憩(15分)
    • 14:15-15:15 IPの使い方(60分)
    • 15:15-15:30 休憩(15分)
    • 15:30-17:30 設計演習(質疑応答、議論含む)(120分)
      【定刻にて終了します】

テキスト

閲覧するためには受講者用ID/パスワード入力が必要です(別途ご連絡いたします)。
パスワードの有効期限は受講後約2週間に設定されています。ファイルのダウンロードは受講後速やかに終わらせるようお願いします。
資料の2次配布は禁止させていただきます。
 

アンケート

受講者の方々は下からアンケートにご協力ください。
アンケート入り口(ID/パスワード入力が必要です)
トレーニングコースは今後も継続する予定です。より良いものにするために是非お願いいたします。