FPGAトレーニングコース2023@総研大(NIFS)

• 対象：FPGAに関心のある総研大生、他大学(院)生、研究員、教員、技術職員など
  • 【総研大生向け】：　本コースは、総合研究大学院大学（総研大）の集中講義「先端基礎デジタル計測制御演習」（2日間）です。正規の履修手続きを行うことで、総研大より単位認定（1単位）および参加にかかる旅費等の支給（学生移動旅費）を受けることができます。単位認定等のない大学院特別講座（講座番号310）としても受講可能です。
  • 【他大学院生向け】：　本コースは、他大学(院)生も参加可能です。単位取得希望者は、7月24日（月）【厳守！】までに、総研大 学務課教務係（kyomu(at)ml.soken.ac.jp）にその旨メールでご連絡ください。折り返し、手続き等をご案内いたします。なお、所属大学によっては単位付与できない場合がありますので、予めご了承ください。
• 日程：2023年 9月21日（木）～ 9月22日（金）（2日間）、9:30-17:30
• 場所：核融合科学研究所　シミュレーション科学研究棟１階会議室
  研究所へのアクセス、　キャンパスマップ 

• 申込受付期間： 2023年 7月 5日（水）から  8月 21日（月）まで 【※ 締め切りました】
• 募集人数：20人（※）
• 使用言語：日本語
• 受講料：無料
• 宿泊施設：前泊・後泊を含め、宿泊を希望される方は、右の案内を参考に、研究所の宿泊施設または付近の民間ホテル等に各自で宿泊手配してください。 （核融合科学研究所の宿泊施設ページ　https://www.nifs.ac.jp/helicon/ ）
• 主催：総合研究大学院大学、核融合科学研究所(NIFS)、高エネルギー加速器研究機構(KEK)
• 後援： Open-It
• 世話人：中西秀哉（総研大/NIFS）＊お問い合わせは、nakanishi.hideya（at）nifs.ac.jp までお願いします。

申込み方法

【総研大生・他大学院生】 ⇒ こちらの『2023年度「先端基礎デジタル計測制御演習」参加申込書』でお申込み下さい。⇒ 【締切りました】
【その他の方】⇒ こちらの「オンラインフォーム」から登録して下さい。⇒ 【締切りました】
 

詳細

• 講師：中西秀哉（総研大/NIFS）、古田紘己（NIFS）、田内一弥（KEK）、本多良太郎（総研大/KEK）
• 予備知識：下のテキストの内容を受講前に理解しておくこと
  • 予習用資料(PDF)
• 実習で使用するFPGAはXilinx社Artix-7シリーズ、使用HDLはVerilog-HDL、開発ツールは Xilinx (AMD)社Vivado ML 2023.1 です。
• 実習で使用するFPGA搭載ボード（Digilent社Nexys4-DDR）および同接続用 USB Type-A／Micro Type-B変換ケーブルは、開催中貸し出しますので、用意する必要はありません。
• 各自用意する物や事前準備：
  • ノートPC
    • Vivado ML 2023.1 ツールがインストール済みのPCを持参してください。PCを用意できない場合は受講できません
      • 予備のPCは用意していません。必ずUSB Type-A ポートがあるWindows PC (※)をご持参ください。
      • PCを用意せず参加した場合、聴講のみとなり、実習ができない事をご承知おきください。
    • Xilinx (AMD)社Vivado ML 2023.1 ツールがインストールされていること
      • インストール方法 はこちらの資料を参照して下さい。【一部 2018.2 等の記載がありますが、2023.1 に読み替えて下さい。】
      • Xilinx社のインストール資料はこちら（Xilinx社のWebページ）
    • システム要件
      • OS：Windows 10、11　64-bit版（32bit 版は不可）
      • 必要搭載メモリ容量：　2GB（4GB以上を奨励します）
      • USB Type-A コネクタ 1個搭載（Type-Cしかない場合は、USB Micro Type-B (2.0) への変換ケーブルを各自でご用意ください）(※)
      • Xilinx社のシステム要件・設定資料はこちら（Xilinx社のWebページ）
    • Mac を使用している方へ：　以下の環境での動作は一応確認されていますが、それ以外の環境ではフル機能が働きません。ご注意ください。
      • デュアルブートでWindows OSをインストールした環境
      • 仮想環境VMware Fusionを用いてWindowsをインストールした環境
  • 演習時に使用する筆記具とノート
  • 以下の資料を印刷して持参してください（受講前に読む必要ありません）。印刷物がないと画面を切り替えながら作業を進めることになり大変面倒です。必ず印刷したものをご持参ください。
    • 実習中の参考資料
    • 演習C1手順書
    • 演習S1手順書
    • 演習I1手順書
    • 演習I2手順書
    • Verilog-HDL入門

プログラム

テキスト

• 0. はじめに
• 1. 予習内容の確認
• 2.1 【組み合わせ回路】 Verilog-HDL記述
• 2.2 【組み合わせ回路】 Vivadoを用いたHDL入力とRTL解析
• 2.3 【組み合わせ回路】 Vivadoを用いた論理シミュレーション
• 2.4 【組み合わせ回路】 Vivadoを用いたFPGAへの実装
• 3  【組み合わせ回路】 設計演習
• 4.1 【順序回路】 Verilog-HDL記述
• 4.2 【順序回路】 Vivadoを用いた論理シミュレーション
• 4.3 【順序回路】 Vivadoを用いたFPGAへの実装
• 5. 【順序回路】 設計演習
• 6. 階層構造設計
• 7. IPの使い方
• 8. 総合設計演習
• 9. 外部メモリからの起動（参考資料：講義では使用しません）
• A. 補遺：その他の参考事項など（参考資料：講義では使用しません）

• 実習ボード回路図（Digilent社のページ）
• 実習ボード・リファレンスマニュアル（Digilent社のページ）

アンケート