現在位置: ホーム Education 2013 FPGAトレーニングコース(初級編) KEK FPGAトレーニングコース2013@KEK

FPGAトレーニングコース2013@KEK

img_top_01.jpg

  


開催趣旨


本セミナーはFPGA回路開発時に必須である開発ツールの使い方を習得を中心に説明する実習形式の未経験者向けのセミナーです。セミナー終了後に独学で開発を進める事が出来る最低限の予備知識の習得を目指します。

FPGAの回路を開発するために必要な知識は①デジタル回路設計に関する知識と②FPGAへの実装の方法です。①に関しては書籍などにより習得する事が出来ますが、②に関しては良い習得方法がありません。そこで本セミナーでは②について習得することを目標としています。

以下のような方を想定しています。

  • 今後実験装置を開発するためにFPGA技術の習得が必要な方
  • FPGAに興味があり、どの様に開発するのか短期間で知りたい方
  • デジタル回路の知識はあるがFPGA開発が未経験なので実装方法を短期間で知りたい方

使用するFPGAはXilinx社、使用HDLはVerilog-HDLです。 


FPGAとは?


Field Prgrammable Gate Arrays (FPGA)はユーザーがプログラム可能な論理(デジタル)集積回路です。近年、放射線検出器の読みだしシステムで多用されています。一つのFPGAに搭載できる回路規模は非常に大きくなっておりユー ザーが希望する信号処理の多くは1チップに搭載できるようになりました。例えば、CPUを組み込みLinux OSシステムを 動作させる事ができる程の回路規模を1チップに実装する事ができます。  


概要


  • 対象:FPGA初心者(大学院生,技術職員,その他誰でも)
  • 日程:2014年2月19日(水)~2月20日(木)(2日間)
  • 場所:KEK 先端計測開発棟208室
  • 募集:20人
  • 使用言語:日本語
  • 申し込み受付期間: 2014年1月20日(月)から2月17日(月)まで
  • 主催:KEK
  • 後援: オープンソースコンソーシアム(Open-it) 、KEK加速器科学総合支援事業
  • 旅費の補助はありません。
  • 宿舎が必要なかたはこちらをごらんになりご自分で申し込んでください。
  •   
  • 世話人:田内一弥(KEK)*お問い合わせはkazuya.tauchi@kek.jpまでお願いします。
  • 申し込み方法:終了しました
 【注意】開発ツールはXilinx社ISE 14.5 WebPACKについてのみ解説します。
 

詳細


  • 講師:田内 一弥(KEK)
  • 予備知識:デジタル回路基礎知識を持っている事が望ましい(AND, OR, INV回路およびDフリップフロップの動作 を理解している程度)
  • 実習で使用するFPGAはXilinx社Spartan3ANシリーズ、使用HDLはVerilog-HDL、開発ツールはXilinx社ISE 14.5 WebPACKです。
  • 各自用意する物:
    • Windows XP以降のWindows OSが動作しているノートPC
      • Xilinx社奨励環境についてはこちらをご覧ください。
      • Windows 8では部分的に正常に動作しないことが多いようですので可能であれば避けてください。使用する場合は対処方法に関するこちらの資料を事前にダウンロードして持参してください。
      • MACを使用している方へ:以下の環境での動作は確認されていますが他の環境での動作確認は取れていませんので注意してください。
        • デュアルブートでWindowsインストールした環境
        • 仮想環境VMware Fusionを用いてWindowsをインストールした環境
    • 演習時に使用する筆記具とノート
 
【お願い】事前に開発ツールXilinx ISEをインストールしていただきます。インストール方法 はこの資料を参照して下さい。テキストはISE14.5を用いて制作してありますが、ISE14.6とのGUIの違いは少ないのでISE14.6をインストールしていただいても構いません。
 

プログラム

1日目はデジタル回路の特徴からはじめ、組み合わせ回路について学びます。最後にFPGAに実装して動作を確認します。
2日目は順序回路とFPGAの動作原理について学びます。最後に実習で作成した全ての回路をFPGAに実装して動作を確認します。
  • 1日目 2/19(水) 10:00-17:00
    • 10:00-11:45 フロントエンド部とデジタル回路の特徴
    • 11:45-13:00 お昼休み(75分)
    • 13:00-14:00 組み合わせ回路入門
    • 14:00-14:10 休憩(10分)
    • 14:10-15:10 実習 Verilog-HDL記述I
    • 15:10-15:20 休憩(10分)
    • 15:20-16:00 実習 Xilinx社ISIMを用いた論理シミュレーションI
    • 16:00-17:00 実習 Xilinx社ISE14を用いたFPGAへの実装
  • 2日目 2/20(木) 10:00-17:00
    • 10:00-11:00 順序回路入門
    • 11:00-11:30 FPGAの構造
    • 11:30-13:00 お昼休み(90分)
    • 13:00-13:30 実習 Verilog-HDL記述II
    • 13:30-14:00 実習 Xilinx社ISIMを用いた論理シミュレーションII
    • 14:00-14:30 実習 Xilinx社ISE14を用いたFPGAへの実装
    • 14:30-14:50 休憩(20分)
    • 14:50-16:00 演習
    • 16:00-17:00 DCMの実装方法: Coregeneratorの使い方
 

テキスト

閲覧するためには受講者用ID/パスワード入力が必要です(別途ご連絡いたします)。パスワードの有効期限は受講後約2週間です。ファイルのダウンロードは受講後にできるだけ早くお願いします。また資料の2次配布は禁止させていただきます。

 

アンケート

受講者の方々は下からアンケートにご協力ください。
アンケート入り口(ID/パスワード入力が必要です)
トレーニングコースは今後も継続する予定です。より良いものにするために是非お願いいたします。

 

アンケート結果(回答者数8/参加者数16名)
Q1. 講義全体の満足度(4択:不満足 0人、普通 1人、満足 3人、大変満足 4人)
Q2. 説明は分かり易かったですか?(4択:とても分かり難い 0人、分かり難い 0人、分かり易い 5人、とても分かり易い 3人)
Q3. 質問(自由欄)
Q4. 後輩に勧めたいと思いますか?(4択:まったく思わない 0人、思わない 0人、思う 5人、とても思う 2人)
Q5. 興味を持ったこと:(自由欄)

・順序回路とそのFPGAへの実装が、本を読んでも理解できませんでしたが、今回の説明と実習でわかるようになった気がします。
・FPGAの利用の場面について興味を持ちました。
・順序回路の奥深さ。FPGAでのやりこみ要素がふんだんにあると感じた。

Q6. 本トレーニングコースに参加した経緯を教えてください(自由欄)

・Webで知りました。or メーリングリスト(計3名)
・ボスに勧められた or 先生に勧められた (計1名)
・PFユーザー充てに送られてくるメールにて。元々検出器から得られたデータを解析する側の人 間ではあるが、測定精度の向上とかゆい所に手が届く装置をいつかは自作せねばとの思いを持っておりました。

Q7. 本トレーニングコースに対するご意見?ご要望等(自由欄)

・私は以前少しだけ市販のFPGAボードを使ってみたことがありましたが、うまくいかずに進みませんでした。今回のトレーディ ングコースは、ちょうど私のレベルにあっており、これまでよくわかっていなかった点が明瞭になったように思います。大変ありがとうございました。
・スライドがとても分かりやすく、理解に大変役立ちました。
・もっと実際的な題材にも取り組んでみたかった。
・過去の資料を振り返らないと、分からないところが多々あったので、資料を印刷して手元にあった上で聞きたかったです。
課題等とてもうまく出来ていて、タイミングもよく勉強になりました。ただ、課題が過去のどの課題を元に作るか私は混乱してしまったので、課題をテーブル化して見れる形にしてもらえると助かります。
・デジタル回路について少し知っているだけで良いというハードルの低い前提条件が有り難かった。テキストが入門者でもFPGAに回路を実装できるように構成されていて、所謂「おまじない」ばかりではあるもののツールを使って正しく 動作させられた。これをきっかけに時間さえあればより深く学んでゆけるだろうと感じた。