現在位置: ホーム Education 2013 FPGAトレーニングコース(初級編) 九州大学 FPGAトレーニングコース2013@九州大学

FPGAトレーニングコース2013@九州大学

img_top_01.jpg

  


開催趣旨


本セミナーはFPGA回路開発時に必須である開発ツールの使い方を習得を中心に説明する実習形式の未経験者向けのセミナーです。セミナー終了後に独学で開発を進める事が出来る最低限の予備知識の習得を目指します。

FPGAの回路を開発するために必要な知識は①デジタル回路設計に関する知識と②FPGAへの実装の方法です。①に関しては書籍などにより習得する事が出来ますが、②に関しては良い習得方法がありません。そこで本セミナーでは②について習得することを目標としています。

以下のような方を想定しています。

  • 今後実験装置を開発するためにFPGA技術の習得が必要な方
  • FPGAに興味があり、どの様に開発するのか短期間で知りたい方
  • デジタル回路の知識はあるがFPGA開発が未経験なので実装方法を短期間で知りたい方

使用するFPGAはXilinx社、使用HDLはVerilog-HDLです。 


FPGAとは?


Field Prgrammable Gate Arrays (FPGA)はユーザーがプログラム可能な論理(デジタル)集積回路です。近年、放 射線検出器の読みだしシステムで多用されています。一つのFPGAに搭載できる回路規模は非常に大きくなっておりユー ザーが希望する信号処理の多くは1チップに搭載できるようになりました。例えば、CPUを組み込みLinux OSシステムを 動作させる事ができる程の回路規模を1チップに実装する事ができます。  


概要


  • 対象:九州大学素粒子実験研究室学生
  • 日程:2014年1月16日(木)~1月17日(金)(2日間)
  • 場所:九州大学 旧工学部3号館1階 ゼミ室1(124号室)
  • 使用言語:日本語
  • 申し込み受付期間: 2013年12月13日(金)から12月27日(金)まで
  • 主催:九州大学
  • 後援: オープンソースコンソーシアム(Open-it) 、KEK加速器科学総合支援事業
  • 世話人:東城順治(九州大学)*お問い合わせはこちらまで。
  • 申し込み方法:こちらへ参加申し込みをお送りください。
 【注意】開発ツールはXilinx社ISE 14.5 WebPACKについてのみ解説します。
 

詳細


  • 講師:内田智久(高エネルギー加速器研究機構 素粒子原子核研究所)
  • 予備知識:デジタル回路基礎知識を持っている事が望ましい(AND, OR, INV回路およびDフリップフロップの動作 を理解している程度)
  • 実習で使用するFPGAはXilinx社Spartan3ANシリーズ、使用HDLはVerilog-HDL、開発ツールはXilinx社ISE 14.5 WebPACKです。
  • 各自用意する物:
    • Windows XP以降のWindows OSが動作しているノートPC
      • Xilinx社奨励環境についてはこちらをご覧ください。
      • Windows 8では部分的に正常に動作しないことが多いようですので可能であれば避けてください。使用する場合は対処方法に関するこちらの資料を事前にダウンロードして持参してください。
      • MACを使用している方へ:以下の環境での動作は確認されていますが他の環境での動作確認は取れていませんので注意してください。
        • デュアルブートでWindowsインストールした環境
        • 仮想環境VMware Fusionを用いてWindowsをインストールした環境
    • 演習時に使用する筆記具とノート
 
【お願い】事前に開発ツールXilinx ISEをインストールしていただきます。インストール方法 はこの資料を参照して下さい。テキストはISE14.5を用いて制作してありますが、ISE14.6とのGUIの違いは少ないのでISE14.6をインストールしていただいても構いません。
 

プログラム

1日目はデジタル回路の特徴からはじめ、組み合わせ回路について学びます。最後にFPGAに実装して動作を確認します。
2日目は順序回路とFPGAの動作原理について学びます。最後に実習で作成した全ての回路をFPGAに実装して動作を確認します。
  • 1日目 1/16(木) 10:00-17:00
    • 10:00-11:45 フロントエンド部とデジタル回路の特徴
    • 11:45-13:00 お昼休み(75分)
    • 13:00-14:00 組み合わせ回路入門
    • 14:00-14:10 休憩(10分)
    • 14:10-15:10 実習 Verilog-HDL記述I
    • 15:10-15:20 休憩(10分)
    • 15:20-16:00 実習 Xilinx社ISIMを用いた論理シミュレーションI
    • 16:00-17:00 実習 Xilinx社ISE14を用いたFPGAへの実装
  • 2日目 1/17(金) 10:00-17:00
    • 10:00-11:00 順序回路入門
    • 11:00-11:30 FPGAの構造
    • 11:30-13:00 お昼休み(90分)
    • 13:00-13:30 実習 Verilog-HDL記述II
    • 13:30-14:00 実習 Xilinx社ISIMを用いた論理シミュレーションII
    • 14:00-14:30 実習 Xilinx社ISE14を用いたFPGAへの実装
    • 14:30-14:50 休憩(20分)
    • 14:50-16:00 演習
    • 16:00-17:00 DCMの実装方法: Coregeneratorの使い方
 

テキスト

閲覧するためには受講者用ID/パスワード入力が必要です(別途ご連絡いたします)。パスワードの有効期限は受講後約2週間です。ファイルのダウンロードは受講後にできるだけ早くお願いします。また資料の2次配布は禁止させていただきます。

 

アンケート

受講者の方々は下からアンケートにご協力ください。
アンケート入り口(ID/パスワード入力が必要です)

トレーニングコースは今後も継続する予定です。より良いものにするために是非お願いいたします。


アンケート結果(回答者数10名/参加者数13名)

Q1. 講義全体の満足度(4択:不満足 0人、普通 0人、満足 5人、大変満足 5人)
Q2. 説明は分かり易かったですか?(4択:とても分かり難い 0人、分かり難い 0人、分かり易い 3人、とても分かり易い 7人)
Q3. 質問(自由欄)
  • 無し
Q4. 本トレーニングコース受講を後輩に勧めたいと思いますか?(まったく思わない 0人、思わない 0人、思う 2人、とても思う 8人)
Q5. 興味を持ったこと:(自由欄)
  • FPGAが何回も設定を変えられる仕組み、FPGAを動作させる仕組み
  • 実験におけるFPGAの実用例など、FPGAを実験でどのような機能を持たせることができるか
  • FPGAで遊んでみたい
Q6. 本トレーニングコースに参加した経緯を教えてください(自由欄)
  • 担当教官に勧められて
  • 実験のエレキ開発に参加するため
  • 研究室のメールで案内がまわってきた、所属研究室のスタッフより情報をいただいた
Q7.本トレーニングコースに対するご意見•ご要望等(自由欄)
  • FPGAなんて難しくてとても自分には使えないと思っていましたが、本講習を通して非常に容易に入門することができました。
  • FPGAの仕組み等の説明の時についていけないことがあった
  • 前提となる知識が少なく、十分理解することができた。ただ2日間というのは少し短く感じたので日数を増やし、演習などの自分で考える時間がもう少しあればいいなと思う。
  • 大変わかりやすく充実したプログラムであった。最後まで参加できなかったのは心残りであるが、次の機会があればもう一度参加したいと思う。
  • 講習は非常に丁寧でわかりやすかったです。
  • 回答集は、特定の時間後に公開する設定にしてスライドを作っていただけるとありがたいです。また、解答と照らしあわあせやすくするために統一的な問題番号をつけて欲しいと思いました。
  • 手順を非常に分かり易く教えていただき、内容が理解しやすかったです。
  • 自主課題の枠組みでも結構なので、実際の物理実験で得られる信号を処理することを想定した問題を加えてほしい。
  • 非常にためになったと思う。ぜひとも今後の研究で役立てたい。
  • 期間が短い気がする。演習にもっと時間を割いて頂けるとありがたいと思う。

以上

以上