FPGAトレーニングコース2013@大阪大学
開催趣旨
本セミナーはFPGA回路開発時に必須である開発ツールの使い方を習得を中心に説明する実習形式の未経験者向けのセミナーです。セミナー終了後に独学で開発を進める事が出来る最低限の予備知識の習得を目指します。
FPGAの回路を開発するために必要な知識は①デジタル回路設計に関する知識と②FPGAへの実装の方法です。①に関しては書籍などにより習得する事が出来ますが、②に関しては良い習得方法がありません。そこで本セミナーでは②について習得することを目標としています。
以下のような方を想定しています。
- 今後実験装置を開発するためにFPGA技術の習得が必要な方
- FPGAに興味があり、どの様に開発するのか短期間で知りたい方
- デジタル回路の知識はあるがFPGA開発が未経験なので実装方法を短期間で知りたい方
使用するFPGAはXilinx社、使用HDLはVerilog-HDLです。
FPGAとは？
Field Prgrammable Gate Arrays (FPGA)はユーザーがプログラム可能な論理（デジタル）集積回路です。近年、放 射線検出器の読みだしシステムで多用されています。一つのFPGAに搭載できる回路規模は非常に大きくなっておりユー ザーが希望する信号処理の多くは1チップに搭載できるようになりました。例えば、CPUを組み込みLinux OSシステムを 動作させる事ができる程の回路規模を1チップに実装する事ができます。
概要
- 対象：FPGA初心者（学部生，大学院生，その他誰でも）
- 日程：2013年11月28日（木）～11月29日（金）（2日間）
- 場所：大阪大学 豊中キャンパス 理学研究科H棟 H701号室
- 募集：20人
- 使用言語：日本語
- 申し込み受付期間： 2013年10月23日（水）から10月31日（木）まで
- 旅費：限りがありますがサポートできます。申し込み時に明記願います。
- 主催：大阪大学
- 後援： オープンソースコンソーシアム（Open-it） 、KEK加速器科学総合支援事業
- 世話人：花垣和則（大阪大学）＊お問い合わせはkazu@champ.hep.sci.osaka-u.ac.jpまでお願いします。
- 申し込み方法：たくさんの応募ありがとうございました。申し込みは終了しました。（11月1日）
【注意】開発ツールはXilinx社ISE 14.5 WebPACKについてのみ解説します。
詳細
- 講師：内田智久（KEK）石島直樹（大阪大学）廣瀬穣（大阪大学）
- 予備知識：デジタル回路基礎知識を持っている事が望ましい（AND, OR, INV回路およびDフリップフロップの動作 を理解している程度）
- 実習で使用するFPGAはXilinx社Spartan3ANシリーズ、使用HDLはVerilog-HDL、開発ツールはXilinx社ISE 14.5 WebPACKです。
- 各自用意する物：
【お願い】事前に開発ツールXilinx ISEをインストールしていただきます。インストール方法 はこの資料を参照して下さい。テキストはISE14.5を用いて制作してありますが、ISE14.6とのGUIの違いは少ないのでISE14.6をインストールしていただいても構いません。
プログラム
1日目はデジタル回路の特徴からはじめ、組み合わせ回路について学びます。最後にFPGAに実装して動作を確認します。
2日目は順序回路とFPGAの動作原理について学びます。最後に実習で作成した全ての回路をFPGAに実装して動作を確認します。
- 1日目 11/28（木） 10:00-17:00
- 10:00-11:45 フロントエンド部とデジタル回路の特徴
- 11:45-13:00 お昼休み（75分）
- 13:00-14:00 組み合わせ回路入門
- 14:00-14:10 休憩（10分）
- 14:10-15:10 実習 Verilog-HDL記述I
- 15:10-15:20 休憩（10分）
- 15:20-16:00 実習 Xilinx社ISIMを用いた論理シミュレーションI
- 16:00-17:00 実習 Xilinx社ISE14を用いたFPGAへの実装
- 2日目 11/29（金） 10:00-17:00
- 10:00-11:00 順序回路入門
- 11:00-11:30 FPGAの構造
- 11:30-13:00 お昼休み(90分)
- 13:00-13:30 実習 Verilog-HDL記述II
- 13:30-14:00 実習 Xilinx社ISIMを用いた論理シミュレーションII
- 14:00-14:30 実習 Xilinx社ISE14を用いたFPGAへの実装
- 14:30-14:50 休憩(20分)
- 14:50-16:00 演習
- 16:00-17:00 DCMの実装方法: Coregeneratorの使い方
テキスト
閲覧するためには受講者用ID/パスワード入力が必要です(別途ご連絡いたします)。パスワードの有効期限は受講後約２週間です。ファイルのダウンロードは受講後にできるだけ早くお願いします。また資料の２次配布は禁止させていただきます。
- 0. はじめに
- 1. フロントエンド部とデジタル回路の特徴
- 2.1. 組み合わせ回路入門
- 2.2. 実習 Verilog-HDL記述
- 2.3. 実習 論理シミュレーション
- 2.4. 実習 FPGAへの実装
- 3.1. 順序回路入門
- 3.2. FPGAの動作原理
- 3.3. 実習 Verilog-HDL記述
- 3.4. 実習 論理シミュレーション
- 3.5. 実習 FPGAへの実装
- 4. 演習課題
- 5. 実習 DCMの実装
- 6. 付録
- 参考書など
- Web版 Verilog-HDL入門
- ピンリスト
- 実習ボード回路図
- 実習風景写真
アンケート
受講者の方々は下からアンケートにご協力ください。
アンケート入り口（ID/パスワード入力が必要です）
トレーニングコースは今後も継続する予定です。より良いものにするために是非お願いいたします。
アンケート結果（回答者数９名/参加者数１５名）
Q1. 講義全体の満足度（4択：不満足 0人、普通 1人、満足 5人、大変満足 3人）
Q2. 説明は分かり易かったですか？（4択：とても分かり難い 0人、分かり難い 1人、分かり易い 6人、とても分かり易い 2人）
Q3. 質問（自由欄）
Q2. 説明は分かり易かったですか？（4択：とても分かり難い 0人、分かり難い 1人、分かり易い 6人、とても分かり易い 2人）
Q3. 質問（自由欄）
- 【質問】2.2の46ページに子モジュール？でXORの動作が書いてありますが、これを親モジュールで使う方法も教えて欲しかったです。
- 【質問】FPGAによるアナログ信号生成はどのようにすればいいでしょうか？
- 【回答】デジタル信号からアナログ信号を生成する技術はDAC(Digital to analog converter)技術として様々な実装があります。代表的な方法はDAC機能が搭載されたチップをFPGAに接続して使用する方法です。他にもFPGAでパルス幅変調をかけたデジタル信号を出力し、その信号をローパスフィルタに通す事でも生成する事が出来ます。
- 【質問】DCMの利用法なのですが、今回説明された以外で何かありますか？"
- 【回答】複数のFPGAを使用している時にお互いのクロックを同期させたり、任意の位相差をつけて出力する事も出来ます。Xilinx社の各FPGAファミリのユーザーガイド「クロックリソース章」などを参考にしてください。
Q4. 後輩に勧めたいと思いますか？（4択：まったく思わない 0人、思わない 0人、思う 5人、とても思う 4人）
Q5. 興味を持ったこと:（自由欄）
Q5. 興味を持ったこと:（自由欄）
- verilog-HDLでのコーディングに興味が湧きました。
- PCとの通信(ボード側、PC側ともに)の例題が欲しいです。
- FPGAそのものもそうだが、回路関連を勉強するためのいいきっかけになったと思います。
- DCMの利用
Q6. 本トレーニングコースに参加した経緯を教えてください（自由欄）
- 先生に勧められました。
- 自分もFPGAに興味を持っていたので参加しました。
- 読み出し回路の勉強の一環として参加しました。
- 継続的に参加しています。今後ともよろしくお願い致します。
- Webで知った
- 実験で使った検出器の読み出しにFPGAが使われており、その中身を理解したかったから
- 実験で、FPGAを入れたモジュールを使う予定があるので
Q7.本トレーニングコースに対するご意見•ご要望等（自由欄）
- 演習問題の解答が欲しいです。
- 動くサンプルがたくさん欲しいです。Degilentのホームページなどに転がってるのもありますが、コメント文も少なく(英語ですし)読みにくいです。
- 演習時の説明が早かったが、完璧とは言わないが少なからずFPGAやデジタル回路等についての理解は深まったと思う。あとは、自習である程度習得できそうであり、参加した意義があった。
- FPGAに限らずですが、関西圏でのセミナーがもう一回でもあればありがたいと思います。
- 組み込み回路から考える。
- 非常に勉強になりました。
- ISEツールの使い方、実は一番悩んでた点です。ありがとうございました。
以上
