現在位置: ホーム Education 2014 FPGAトレーニングコース KEK FPGAトレーニングコース2014@KEK

FPGAトレーニングコース2014@KEK

img_top_01.jpg

多数の申し込みありがとうございました!

募集人数に達しましたので締め切りました。2014年8月5日14:37

以下の日程で各地で開催しますので、こちらへの参加も検討していただけると幸いです。

  • 2014年10月30日から31日 FPGAトレーニングコース(Vivadoツール)@東北大学
  • 2014年11月13日から14日 FPGAトレーニングコース(ISEツール)@大阪大学
  • 2014年12月11日から12日 FPGAトレーニングコース(Vivadoツール)@九州大学 

開催趣旨


本セミナーはFPGA回路開発時に必須である開発ツールの使い方の習得を目指した実習形式の未経験者向けのセミナーです。セミナー終了後に独学で開発を進める事が出来る最低限の知識習得を目指します。

受講対象者としてFPGA回路開発未経験の電気電子工学を専門としない学生を想定しています。特に物理実験系に所属する学生を受講対象としていますが他の分野の学生や若手研究者の参加も歓迎いたします。

FPGAの回路を開発するために必要な知識は①デジタル回路設計に関する知識と②FPGAへの実装方法です。
①に関しては書籍などにより習得する事が出来ますが、②に関しては良い習得方法がありません。そこで本セミナーでは②について学習します。

本セミナー受講後は自分で設計した回路をFPGAへ実装して動かすことができるので①の学習効果が向上する事も期待しています。

実習で使用するFPGAはXilinx社Spartan3ANシリーズ、使用HDLはVerilog-HDLです。 


FPGAとは?


Field Prgrammable Gate Arrays (FPGA)はユーザーがプログラム可能な論理(デジタル)集積回路です。

近年、放 射線検出器の読みだしシステムなどの物理実験で多用されています。一つのFPGAに搭載できる回路規模は非常に大きくなっておりユー ザーが希望する信号処理の多くを1チップに搭載できるようになりました。例えば、CPUを組み込みLinux OSシステムを 動作させる事ができる程の回路規模を1チップに実装する事ができます。  


概要


  • 対象:学生、若手研究者および企業若手技術者など(学生を優先しますがどなたでも参加することができます)
  • 日程:2014年9月1日(月)~9月2日(火)(2日間)、両日9:30-17:30
  • 場所:高エネルギー加速器研究機構 つくばキャンパス 先端計測開発棟2F 208室
  • 募集人数:約20人 先着順
  • 使用言語:日本語
  • 受講料:無料
  • 旅費支援: なし
  • 申し込み受付期間: 2014年8月4日(月)から8月24日(日)まで(締め切り前に20名に達した時は募集を終了します)
  • 主催: Open-It (KEK エレクトロニクスシステムグループ)
  • 後援: KEK加速器科学総合支援事業
  • 世話人: 内田智久(KEK Esys) *お問い合わせはosc-mgrs@ml.post.kek.jpまでお願いします。
  • 申し込み方法:募集人数に達したので締め切りました(2014年8月5日14:37)
    • 旅費補助や支給はありません
    • KEK宿舎:宿泊希望の方は下に従って予約してください。
      • 関東圏から受講する方もKEK宿舎を利用することができます。交通費より宿舎宿泊費の方が安い事もあります。
      • 宿舎を利用する方は受講承認メールを受け取ったら直ぐに予約を終了させてください
      • KEK宿舎の手続き手順はこちら
 【注意】開発ツールはXilinx社ISE 14.7 WebPACKについてのみ解説します。
 

詳細


  • 講師: 内田智久(Open-It / KEK Esys / 総研大)、濵田英太郎(Open-It / KEK Esys)
  • 予備知識:下のテキストの内容を受講前に理解しておくこと
  • 実習で使用するFPGAはXilinx社Spartan3ANシリーズ、使用HDLはVerilog-HDL、開発ツールはXilinx社ISE 14.7 WebPACKです。
  • 各自用意する物:
    • Windows XP以降のWindows OSが動作しているノートPC
      • Xilinx社奨励環境についてはこちらをご覧ください。
      • Windows 8では部分的に正常に動作しないことがあるので可能であれば避けてください。使用する場合は対処方法に関するこちらの資料を事前にダウンロードして持参してください。
      • MACを使用している方へ:以下の環境での動作は確認されていますが他の環境での動作確認は取れていませんので注意してください。
        • デュアルブートでWindowsインストールした環境
        • 仮想環境VMware Fusionを用いてWindowsをインストールした環境
    • 演習時に使用する筆記具とノート
    • 以下の参考資料を印刷して持参してください。忘れても受講できますが、持っていないと実習時のコード入力時に画面を切り替えながら入力しなければならず大変です。
 
【お願い】事前に開発ツールXilinx ISEをインストールしていただきます。インストール方法 はこの資料を参照して下さい。
 

プログラム

1日目はデジタル回路の特徴からはじめ、組み合わせ回路について学びます。最後にFPGAに実装して動作を確認します。
2日目は順序回路とFPGAの動作原理について学びます。最後に実習で作成した全ての回路をFPGAに実装して動作を確認します。
会場では無線LANが使用できます。設定方法などは会場で説明します。会場以外の場所でも無線LANを使用したい方は宿舎利用と同じ方法でユーザー登録を行い利用申請してください。
  • 1日目 9/1(月) 9:30-17:30
    •   9:30- 9:40 全体概要
    •   9:40-10:00 デジタル回路の基礎(20分)
    • 10:00-11:00 DAQシステムとデジタル技術(60分)
    • 11:00-11:30 【組み合わせ回路】入門(30分)
    • 11:30-12:30 お昼休み(60分)
    • 12:30-13:30 【組み合わせ回路】 設計演習(60分)
    • 13:30-13:45 【組み合わせ回路】 問題解説(15分)
    • 13:45-14:00 休憩(15分)
    • 14:00-15:00 【組み合わせ回路】 Verilog-HDL記述(60分)
    • 15:00-16:00 【組み合わせ回路】 Xilinx社ISIMを用いた論理シミュレーション(60分)
    • 16:00-16:15 休憩(15分)
    • 16:15-17:30 【組み合わせ回路】 Xilinx社ISE14を用いたFPGAへの実装(75分)
  • 2日目 9/2(火) 9:30-17:30
    •   9:30-10:00 【順序回路】 入門(30分)
    • 10:00-10:45 【順序回路】 設計演習(45分)
    • 10:45-11:00 【順序回路】 問題解説(15分)
    • 11:00-11:30 【順序回路】 Verilog-HDL記述(30分)
    • 11:30-12:30 お昼休み(60分)
    • 12:30-13:00 【順序回路】 Xilinx社ISIMを用いた論理シミュレーション(30分)
    • 13:00-13:30 【順序回路】 Xilinx社ISE14を用いたFPGAへの実装(30分)
    • 13:30-13:45 休憩(15分)
    • 13:45-14:45 DCMの実装方法: Coregeneratorの使い方(60分)
    • 14:45-15:00 休憩(15分)
    • 15:00-15:30 FPGAの構造(30分)
    • 15:30-17:00 総合演習(90分)
    • 17:00-17:30 質疑応答、議論など(30分)
 

テキスト

閲覧するためには受講者用ID/パスワード入力が必要です(別途ご連絡いたします)。
パスワードの有効期限は受講後約2週間に設定されています。ファイルのダウンロードは受講後速やかに終わらせるようお願いします。
資料の2次配布は禁止させていただきます。
 

アンケート

受講者の方々は下からアンケートにご協力ください。
アンケート入り口(ID/パスワード入力が必要です)

トレーニングコースは今後も継続する予定です。より良いものにするために是非お願いいたします。 

アンケート結果(回答者数28名/参加者数28名)


Q1. 講義全体の満足度(4択:不満足 1人、普通 2人、満足 11人、大変満足 14人)

Q2. 説明は分かり易かったですか?(4択:とても分かり難い 0人、分かり難い 1人、分かり易い 13人、とても分かり易い 14人)

Q3. 質問(自由欄)

  • 【質問】Linuxを使いたかったためCPU付のFPGAを使った際に、そのOSがすぐにサポートがなくなってしまい、使いにくい思いをしました。社外のOSではなく、xilinxのOSを使うことで、少しは末永く使えるようになるのかと期待したりしています。製品寿命をなるべく長く保つために注意したほうがよい点などはありますか?
  • 【回答】組み込みCPUを使用する場合に注意する点としてはFPGA以外でも広く使用されていることが重要だと思います。ユーザー数が多いとメーカーも対応を継続しなければいけなくなりますし、ユーザーが解決策をWebなどに掲載することも多くなるので開発上有利になると思います。ちなみに、現在の組み込みCPUの主流はARMプロセッサとなっています。
 
  • 【質問】ISEと比べてVivadoは何がパワーアップしたのでしょうか?(Timing制約、コンパイル時間等は変わるのでしょうか?また変わるとしたらどの程度変わるのでしょうか?
  • 【回答】Vivadoは組み込みプロセッサ開発を意識した作りになっているように感じます。FPGAに組み込みプロセッサを搭載するようになったのはISEの発売よりも遅いので開発環境が独立していました。独立していたツールを統合したように見えます。合成や配置配線の時間は短縮していると思いますが回路に依存するので定量的に比べることは難しいです。もちろんサンプルとしてリリースノートなどに時間がどの程度短縮されるのか値は載っていますが全ての回路で同じ結果がでるとは思えません。Xilinx社のリリースノートなどを参考にしてください。
 
  • 【質問】FPGAが持っているSLICE数と動作速度は関係があるのでしょうか?(SLICE数が大きくなれば、Timing Constraint Errorは出にくくなるのでしょうか?)
  • 【回答】SLICE数が少ないほうが動作速度は速くなる傾向があります。全体的に配線長がチップサイズで制限され短くなるからです。大容量のFPGAを使用する場合は配置する際に領域を制限して配置配線させたり、配線長が長くなるときは途中にDFFを挿入するなどの工夫が必要な時があります。
 
  • 【質問】今回のセミナーは入門編ということでしたが,発展編などは今後行われる予定なのでしょうか。
  • 【回答】現時点で決まった予定はありませんが、将来は実際に使用する回路に近い内容を設計する中級編を開催したいと思っています。

Q4. 後輩に勧めたいと思いますか?(4択:まったく思わない 0人、思わない 1人、思う 10人、とても思う 17人)

Q5. 興味を持ったこと:(自由欄)

  • FPGAを使ったDAQを実際に作ってテストしたいと思いました。
  • FPGAの構造をもう少し理解したいと思いました。紹介のあった書籍も読んでみたいと思います。FPGAを使って制御装置を開発していますが、メーカ任せになっている部分があり、問題が起こった際に事の重大さが理解できない場合がしばしばありました。実際に、信号専用のピンにつないでいないために制約があるとか、クロックを早くした際にフリップフロップをはさむ頻度を変更しなければならないなどの事情が理解できました。
  • データ取得の方法として、FPGAが思っていたよりも多くの点で応用できそうだとわかった。
  • FPGAの動作原理
  • FPGAの背景、Verilogの文法や使い方など。二年間ぐらいVHDLを使っていますが、FPGAに関してまだ知らないことが多いです。
  • FPGAの構造について
  • 今回、初めて、FPGA、デジタル回路について触れたことで、講習前までは、なかなか取り掛かりにくいものだと感じてた印象が、パズルを組み立てるようで、楽しいものであるという印象に変わりました。
  • かなり前に少しだけ独習したレベルでした。シミュレータは使ったことがなかったので話が聞けて良かった。内部構造の話も面白かった。
  • 初めての事柄が多かったのですべてが新鮮でした、ただ理解するのは難しいです。
  • FPGAの構造、遅延時間

Q6. 本トレーニングコースに参加した経緯を教えてください(自由欄)

  • 指導教官・上司から勧められた。(同様の回答8名)
  • Open-It DAQセミナーで知った
  • Open-It Webページ
  • 同僚・先輩に勧められた。
  • メーリングリスト(同様の回答6名)
  • 研究でしようする、または使用しているため(同様の回答2名)

Q7. 本トレーニングコースに対するご意見?ご要望等(自由欄)

  • 理解しやすい講義、演習だった。電子回路の知識はほとんど無いが、FPGAを研究で使うため、本トレーニングコースを受講したが、とてもためになる二日間であった。
  • とてもわかりやすく、進度もちょうど良かったです。
  • テキストも説明も丁寧で分かりやすくて良かったです。
  • 一人に対して、一枚のFPGAが使えると、気兼ねなく色々と試せて良いと思いました。
  • 新しく学ぶことがたくさんあり,大変有意義なセミナーになりました。ぜひ発展編も開いていただきたいと強く願っています。
  • やはり、進め方が早すぎる。もっとゆっくりと。トラブルが起こった人がいる場合、そこでストップすべきかどいうかは検討してほしい。内容は基本むずかしいと思います。もう少し説明に時間をかけていいのでは?
  • 私は実験で回路をやっているのである程度わかりますが、全くの初心者には若干難しいと思います。
  • より発展的、実用的な回路設計がしてみたいです。
  • 演習中の問題が面白かったです。久しぶりに考えさました。
  • 演習の時間をもっとほしいです。エラーが出て対応してるの説明を聞き逃してしまってあとあと大変でした。
  • Win8は使用×にしておいたほうが、良かったような気がします。
  • HDLでサブ回路組み込む方法についての解説が簡単にでもあれば良かったと思います。
  • 理解しやすい講義、演習だった。電子回路の知識はほとんど無いが、FPGAを研究で使うため、本トレーニングコースを受講したが、とてもためになる二日間であった。
  • 全くFPGA、デジタル回路、HDLについて知識がない状態で参加させて頂きましたが、十分ついていけるペースで、今後自身でFPGAを使っていけるだろうレベルまでやって頂いたので、トレーニングコースに参加してとてもためになりました。
  • 今後、自習をしていく上で、大いに役立つと感じております。ありがとうございました。
  • 初日の組み合せ回路は初心者でもついていける内容だったが、翌日の順序回路については難しく感じた。
  • 個人的に予習テキストに順序回路について一言加えて頂けたらと思う。
  • ISEの使用方法に関する進行は初心者にとっては丁寧で良かった。"
  • 普段はVHDLを使用しているが、回路的な側面を理解せずにFPGAを使用していたので、その部分の話が聞けて楽しかったです。VHDLでも講義を受けてみたいです。
  • 不慣れなせいもあったが後半(2日目)の回路演習はややついていくのが大変だった。動かないなどのトラブルがあると講義自体も断続的にしか聞けなくなるので、少し中身を精選して時間に余裕を持てるとよいかと思う。(FPGAに限らず)実験やプログラミングなどのある程度の経験を持つ人には適当、有意義かと思う。
  • FPGAは触ったこともなかったが、ある程度のことを学べたと思うし、少なくとも今後の学習での足掛かりとして有意義であった。ただ、FPGAの使用にあたり何が簡単で何が難しいのか把握できていないものの、四則演算をする方法は知りたかった。 

 以上