SliT128A evaluation board / Multi-SliT128A board

概要

J-PARC muon g-2/EDM 実験のシリコンストリップ検出器用の読み出しチップSliT128Aの評価ボードおよび4 チップ搭載できる基板"Multi-SliT128A基板" を製作する。 SliT128Aはアナログ・デジタル混載の128チャンネル読み出しASICで、前世代で分かれていたアナログ部とデジタル部を混載し、チャンネル数を32チャンネルから128チャンネルに増加させると同時に、前世代で特定された問題の対処を行ったチップである。 SliT128Aはパッケージ化せず、評価ボードにワイヤーボンディングで接続する。ASICの入力部は解放しセンサー接続可能な構成とする。 SliT128A の評価試験後、シリコンストリップセンサーとの接続試験を行う。
実際のビーム試験で使用するために、1枚当たり4つのSliT128A を搭載した基板"Multi-SliT128A基板"を製作する。 2枚のMulti-SliT128A 基板を用いることでシリコンストリップセンサーの全ストリップ(1024 strips) を読み出すことができる。

メンバー

佐藤優太郎, Sato Yutaro(代表:KEK素核研, 研究員)
末原大幹, Suehara Taikan(九州大学　助教)
池田博一, Ikeda Hirokazu (JAXA, 教授)
池野正弘, Ikeno Masahiro (KEK素核研, シニアフェロー)
上野一樹, Ueno Kazuki (KEK素核研, 助教)
内田智久, Uchida Tomohisa (KEK素核研, 准教授)
庄子正剛, Shoji Masayoshi (KEK素核研, 准技師)
田中真伸, Tanaka Manobu (KEK素核研, 教授)
東城順治, Tojo Junji (九州大学, 准教授)
長澤翼, Nagasawa Tsubasa (九州大学, M2)
西村昇一郎, Nishimura Shoichiro (東京大学, D2)
真玉将豊, Matama Masato(九州大学, M1)
三部勉, Mibe Tsutomu (KEK素核研, 准教授)
村上武, Murakami Takeshi (KEK素核研, シニアフェロー)
吉岡瑞樹, Yoshioka Tamaki (九州大学, 准教授)
山中隆志, Yamanaka Takashi (九州大学, 学術研究員)
堤裕樹, Tsutsumi Yuki (九州大学, M1)

機能・特徴

評価基板はASICをワイヤーボンディングにより搭載し、評価ボードに搭載されたFPGAと通信を行い、SiTCPを介して外部へのデータ転送、コマンドの送受信を行う。 ASICとのボンディングを行うボンディングパッドは200um pitch, 100 um幅を想定している。 ASICのパッド数は329あるが、131の入力パッドは接続せず、それ以外のパッドのみ評価ボードにボンディングする。評価基板のアナログ部は、SliT128Aの増幅器へのバイアス、コンパレータの基準電圧の設定等を行うとともに、指定した1チャンネルのアナログ波形を出力するアナログモニタを持つ。 ASICのデジタル出力(4チャンネル、シリアル)はFPGAに接続し、SiTCPとSFPコネクタを用いて外部に転送する。また、FPGAよりASICデジタル部基準クロックの供給、スローコントロールの設定を行う。

公開リソース

SliT128A評価基板(回路図・レイアウト図面)（Open-Itメンバーにのみ公開）
Multi-SliT128A基板v1(回路図・レイアウト図面)（Open-Itメンバーにのみ公開）
Multi-SliT128A基板v2b(回路図・レイアウト図面)（Open-Itメンバーにのみ公開）

図・写真等