muon g-2/EDM実験用 Timing control board

概要

muon g-2/EDM実験で使用するクロックやトリガー信号を分配するためのボード開発を行う。SFPモジュールを搭載し、光通信を用いることでGPSと同期したクロックを複数のボードに分配する。また、加速器からの情報を用いてトリガー信号を生成し、クロックと同様に複数のボードへ分配する。AMANEQから技術提供あり。

メンバー

岡崎佑太, Okazaki Yuta(代表:京都大学・学生(D3)->KEK 素核研)
三部　勉, Mibo Tsutomu (KEK 素核研)
佐藤　優太郎, Sato Yutaro (新潟大学)
本多　良太郎, Honda Ryotaro (KEK 素核研)
庄子　正剛, Shoji Masayoshi (KEK 素核研)

機能・特徴

基板特徴

基板サイズ

VME 6Uサイズ（サイズのみ。VMEバスは存在しない。）
バックプレーンや電源がないVMEサブラックに挿入可能。

FPGA

Artix-7 XC7A-200T-2FFG1156 (speed grade -2)

フラッシュメモリ

S25FL128L

ジッタークリーナー

Si5394A

データ通信

最大6.6 Gbpsまで通信可能なGTPトランシーバを1つSFP(+)モジュールに接続。
SiTCPを実装可能。

クロック・トリガー信号分配

Mikumariを使用することを想定し、20個のSFPモジュールに接続。
各SFPモジュールは1つの差動入出力ペア(FPGAのLVDS_25)につながっており、ICでCML-LVDS_25を変換している。

SMA I/O

4ペア分あり、LVDS_25もしくはLVCMOS25で使用可能。

電源

DC +5V

公開予定リソース

回路図

図・写真等