現在位置: ホーム / R&D Project / Cold readout electronics for liquid argon TPC detector / public / Cold readout electronics for liquid argon TPC detector

Cold readout electronics for liquid argon TPC detector

 

メンバー

  • 長谷川 琢哉(IPNS,KEK)
  • 坂下 健(IPNS,KEK)
  • 田中 真伸(IPNS,KEK)
  • 内田 智久(IPNS, KEK)
  • 池野 正弘(IPNS, KEK)
  • 千代 浩司(IPNS,KEK)
  • 中村 正吾(横浜国立大学)
  • 岩崎 裕也(横浜国立大学)  
 
概要


プロジェクト概要

 現在、次世代ニュートリノ振動実験のための検出器として、位置分解能の高い3次元飛跡検出器である液体アルゴンTPC(Time projection chamber)を用いることが検討されている。ニュートリノの検出器には、スーパーカミオカンデ級の巨大スケールの検出器が必要であるため、液体アルゴンTPCを巨大化するための複数の要素の開発が必要不可欠になっている。その中でもニュートリノ事象の微小な信号の読み出しを可能にし、さらに検出器の製造コストを下げるために、読み出し回路は非常に重要な要素となっている。 

液体アルゴンTPCの読み出し回路に求められる仕様として、低ノイズかつ高ゲイン、さらに多チャンネル化等があり、これらの仕様を実現するための方法の一つとして、読み出し回路をチェンバー内に設置する方法が提案された。しかしチェンバーは液体アルゴンで満たすため、読み出し回路は液体アルゴン温度(−185@1atom)で動作する必要がある。そこで低温下で動作する事を目標として、読み出し回路が段階的なプロセスを踏んで開発されている。

本プロジェクトではその初段階、DAQシステムの確立と十分に高いSN比を達成する事を第一目標として、常温用の読み出し回路を開発した。加えてデータ取得用プログラム等の開発を行い、最後に全体のDAQシステム評価のための宇宙線データの取得試験を行った。

開発プロセス

開発プロセス

 


次世代ニュートリノ振動実験

液体アルゴンTPCを用いてニュートリノビームを測定する長基線実験として、隠岐の島に液体アルゴンTPCを置く案が考えられている。この案では東海村J-PARCからのニュートリノビームを隠岐の島の液体アルゴン測定器で検出する。これは神岡へニュートリノを飛ばすT2K実験の次期計画であり、神岡~東海村間の295kmに比べて、ニュートリノを658kmという長距離間飛ばすことにより、ニュートリノの振動現象から、レプトンセクターでのCP対称性の破れの証明などの宇宙創世期の謎にも踏み込める可能性がある 。この長基線実験には100ktonクラスの大型の検出器が必要となるが、その実現には様々な技術開発が必要である。そのため、世界各国で将来の大型化に向けた開発研究が多角的に進められている。高エネルギー加速器研究機構(KEK)のニュートリノグループも液体アルゴン重量で0.4ton15kgのプロトタイプ測定器2つを開発し、それらを利用して将来の大型化に向けた様々な研究開発を行っている。

  

 次世代ニュートリノ振動実験次世代ニュートリノ振動実験Gragh

次世代ニュートリノ振動実験

 


Liquid Argon TPC

液体アルゴンTPC検出器はTPC(Time Projection Chamber)という原理で荷電粒子の飛跡を検出する、1相式(液相のみ)の検出器の概略図を図に示す。TPCは上面がアノード(2次元電極PADもしくはワイヤー読み出し)、下面がカソードとなっており、カソードに高電圧を印加し、TPC内に一様な電場を形成できるようになっている。TPCチェンバー内に荷電粒子が入射すると、液体アルゴンと反応し電離電子が生成される。発生した電離電子は電界によりドリフトして、やがてアノードへ達成する。この時の電離電子信号を読み出すことで、粒子飛跡の2次元情報を取得する。またチェンバー内に入射した荷電粒子は液体アルゴンを励起し128nmのシンチレーション光も発生させる。TPCPMTを設置して、シンチレーション光を検出しトリガーとして利用すれば、電離電子のドリフト時間情報を取得することが出来、2次元飛跡情報と合わせることで、荷電粒子の3次元飛跡再構成が可能である。

液体アルゴンTPCの概念図

液体アルゴンTPCの特徴として高い位置分解能で3 次元的に飛跡を再構成できることと、その電気信号の大きさから通過した荷電粒子のエネルギー損失を測定できること等が挙げられる。それにより飛跡を再構成できることで多重事象と信号量の大きい事象とを識別することが可能になり、またカミオカンデなどの水チェレンコフでは判別が難しい背景事象π0(pi0) を伴うニュートリノ反応事象との識別が容易になる他、単位距離あたりの荷電粒子のエネルギー損失量dE/dx を知ることができるため粒子同定能力が高いという特徴がある。その他にもチェレンコフ光が出にくいK粒子や陽子などの重い粒子の飛跡検出も全く問題がなく行う事ができる。以下の図に日本の0.4ton液体アルゴンTPCチェンバーにテストビームを入射した際の、イベント図を載せる。図を見るとチェンバーを通り抜けるPion、電子シャワーを起こすPositron、散乱断面積が大きく、すぐに止まってしまうProtonのように、飛跡情報により粒子の区別が出来ることが分かる。


0.4ton LiqArTPC           

0.4ton液体アルゴンTPCとそのTextbook event

 

機能・特徴
      

機能概要

  検出器からの数fCという微小電荷信号は、扱いやすい電圧信号に変換させるため、電荷有感型増幅器により電荷電圧変換する必要がある。その後増幅、波形整形という処理を行った後、ADCによってデジタル信号に変換する。そしてこのデータを最終的にPCに転送するが、この時PMTがシンチレーション光を検出した時のみ1イベント分のデータ転送を行いたいため、外部NIMトリガー信号を処理できるようにする必要がある。またPCとのデータ通信はTPC通信にて行う事もあり、TPC通信機能やイベント分のADCデータを保持するためのバッファ機能が必要となる。さらにシンチレーション光が発生したその瞬間からのデータが必要であるが、回路が外部トリガー受信してからのADCデータでは少し遅い。よって外部トリガーの受信より少し以前のADCデータを取得するために、データディレイ機能などを実装する必要がある。 



構成概要

 第一に多チャンネルかつ微小な電気信号を処理する必要があるが、そのような高ゲイン低ノイズのアンプを汎用の部品で構成する事は難しい、そこで液体アルゴンTPC用にAnalog ASIC(LTARS)が開発され、今回はそのASICを採用した。第二にPCへのデータ転送のために、アナログ信号をADCによってデジタル変換するためのADCを実装した。第三にPCとのデータ通信やADCの制御、その他のデジタル処理を行うためには、デジタル回路を実装する必要がある。しかし多チャンネルの信号を扱うため、マイコンなどではピン数が少ないし、規模が小さい。また独自のデジタルICを開発するのは時間やコスト面で効率が悪い。そこで今回は、PCで自由にデジタル回路を書き込む事が出来、様々な規模、ピン数のラインナップがあるFPGAを採用した。最後に、読み出し回路全体の機能をアナログ部とデジタル部で分け、それぞれAnalog boardDigital boardを開発するが、両基板は直接接続できるようなコネクタを実装する。開発の第二段階ではAnalog boardDigital boardを離して設置するため、これを見越し、コネクタを変更することで両基板をケーブル接続できるような自由度を与えておいた。

回路機能概要1

構成概要

  • 全32channel
  • 最小信号は2fC、最大信号70fC程度を想定
  • 最小信号に対してSN比が10以上
  • 検出器容量は100pF程度を想定
  • ADC2.5MHz sampling12bit resolution
  • 外部トリガー入力
  • 1イベントデータ数4000samples/ch
  • 0 ~ 4000samplesのデータディレイ機能
  • SiTCPを利用したデータ転送機能
  • Analog boardDigital board間は差動信号で取り扱う。

 


Analog board

 Analog boardは、電荷読み出しPADからの微小電荷信号を電荷電圧変換し、増幅整形する。さらにその信号を差動信号としてデジタルボードに転送する。よって全体の構成は以下の図のようになる。

Analog boardの構成

Analog boardは、電荷読み出しPAD32channelの信号をそれぞれ処理するめASIC4個使用する。なおASICLTARSを採用した。なおVoltage FollowerはLTARSがDifferential Bufferの入力抵抗をドライブ出来るほどの能力がないために使用している。

 

実際に開発したボードの写真を以下に示す。

 

開発したAnalog boardの写真
  • I/F           INPUT:      8830E-068-170S-F  
          OUTPUT:  8802-100-170L-F
  • Power      ±3.3V 
  • Size         92mm × 110mm
  

 寸法は横110mm、縦92mmであり、部品点数の多さから考えても集積度の高い基板となった。一番左側の計4個のICLTARSである。その右隣の小さい計16個のICがボルテージフォロワのOPampであり、さらにその右隣の計16個のICが差動OPampである。電源は±2.5Vを使用するため、コネクタピンの一部から入力した±3.3Vを基板上に実装したレギュレータによりそれぞれ±2.5Vに落としている。最終段の差動信号は1ch分ペア配線の長さ、間隔等を揃えた。なおその他の配線も基本が集まっている箇所も基本的に間隔を揃えてある。またノイズ対策としてGNDスルーホールを基板の端に等間隔にあけてある。

 


Digital Board

 Digital boardはAnalog boardからの差動信号を受けて、アンチエイリアスフィルタを掛けたのち、ADCにて信号のアナログデジタル変換を行う。取得した信号のデジタルデータは、PMTからのトリガー(NIM信号)がONになると同時に、TCP通信によってPCに転送される。Digital boardの構成は以下の図のようにした。

Digital Board構成

 

ADCの制御やTCP通信、トリガー信号の取り扱いなどはFPGAに実装するデジタル回路にて処理する。その他に入出力端子としてNIMトリガー用のLEMOコネクタ、TCP通信用のイーサネットケーブル用のコネクタ(RJ-45,SFP)などを使用する。また図中のSiTCPとはKEK内田智久氏によって開発されたFPGAにてTPC通信を行う技術の名称である。

 Digital Board picture

開発したDigital Boardの写真

  • I/F           INPUT:       8831E-100-170L-F ( 32ch Differential Signal , 2V p-p differential Input voltage range )
        OUTPUT:    Ethernet ( RJ45, SFP )
        OTHER:      NIM-In 4ch , NIM-Out 1ch , JTAG 
  • ADC       AD9637BCPZ-40: 12-Bit , 10 ~ 40MSPS , 0 ~ 2.0Vp-p Range
  • FPGA     Artix-7(xc7a100t-1fgg484c) 
  • Power     ±3.3V 
  • Size       92mm × 145mm  
  • Other      LED 4ch , DIP switch 4ch
 

 寸法は横145mm、縦92mmであり、非常に小型で集積度の高い基板となった。一番左側の16個のICが差動OPampであり、その隣に4個のADCが実装されている。そして中心の一番大きなICArtix-7(FPGA)である。電源は±3.3Vを右上のピンから入力し、基板上に実装したレギュレータにより様々な電圧に落としている。外部IFとしてSFPコネクタ、RJ-45コネクタ、LEMOコネクタ(IN:4口、OUT:1)を右端に実装している。その他にFPGA書き込み用のJTAGコネクタ、汎用DIPスイッチ、汎用LEDなど実装されている。初段の差動信号やADCFPGA間の差動LVDS1ch分ペア配線の長さ、間隔等を揃えた。なおその他の配線も基本が集まっている箇所も基本的に間隔を揃えてある。またノイズ対策としてGNDスルーホールを基板の端に等間隔にあけてある。

 


 FPGAファームウェア

 Digital boardではADCとのデータ通信(高速シリアル通信)や制御(SPI通信)、またデータのバッファやディレイ、そしてPCとのTPC通信や外部トリガーの信号処理など様々なデジタルの機能が必要となる。今回は基板にFPGAを実装し、FPGAで必要なデジタル回路を構成することにした。以下に今回開発したデジタル回路の仕様を示す。

  •  ADCからの高速シリアル通信
  • 2.5MH sampling, 12bits resolution
  • 1eventごとPCにデータを転送する
  • 1eventごとに4000sample/chのデータ取得
  • 取得したADCデータを決められたフォーマットへ変換
  • PCへのデータ転送にはTCP通信(SiTCP技術を利用)
  • FPGA、ADCの制御にはUDP通信(SiTCP技術を利用)
  • 外部トリガーの処理
  • トリガーを受信した瞬間から設定したsample数だけ過去のデータを取得する
  • Ethernetケーブル(ツイストペアケーブル)にてPCと接続
 

全体の動作の流れを説明する。ADCは常にアナログデジタル変換を行い、FPGAは高速シリアル通信によってADCデータを取得する。取得したADCデータはリングバッファに書き込まれるが、このリングバッファはchannelごと 4000 sample分のデータを保持でき、古いデータから上書きされていく。つまりリングバッファは4000 sample分過去のデータを保持し続ける。外部トリガーを受信したら、設定したsample数だけの過去のデータから1 event分のデータを決められたフォーマットに変換し、TCP通信によりPCに転送する。 

 

 開発環境Vivado
FPGAに実装するデジタル回路の開発には、Xilinx社のVivado Design Suiteを使用した。この開発環境はArtix-7を含む、Xilinx社先端FPGA製品である7 series をサポートしている。
 

 

最初はXilinx社の従来の開発環境であるISE Design Suiteを使用していた。しかし開発対象が7 series FPGAだとインプリメントの際にどうしても配置や配線に不具合が出てしまい、特に高速シリアル通信の回路を完成させる事ができなかった。そこでVivadoがリリースされた時点で7series FPGAのISEでのサポートは終了していることもあり、開発環境をVivadoに移したところ、エラーもなくうまくいった。
 
 
開発したファームウェアのブロック図を以下に示す。
 
 
ファームウェアのブロック図
 

 

TOP module
作成したプログラムは機能別にモジュールを作成し、最上位のモジュールで組み合わせる階層構造になっている。TOP moduleは各機能を持ったモジュールを繋ぎ合わせたり、小規模な機能を組み込んだりして全体のデジタル回路を構成している。 
 
SiTCP module
DATA FORMATTER moduleから出力されるデータをTCP通信にてPCに転送するためのSiTCPモジュール。株式会社Bee Beans Technologies(BBT)のWEBページにて配布されているライブラリを、ユーザー回路に組み込み論理合成、配置配線することで生成される。なお今回開発したDigital boardではTPCデータ通信量としては100Mbps以下なので、100MbpsまでのEthernetの規格であるMⅡを使用している。

REGISTER module
デジタル回路やADCを外部からコントロールするために各種パラメータをPCから書き換えようにする必要がある。その役割を担うモジュール。
このREGISTER module はSiTCP moduleと接続されており、PCからRBCP shellにてアドレスと値を入力することで、UDP通信を介し、そのパラメータ値を書き換える事(もしくは読み出す事)ができる。またSPI通信を行う機能も実装しており、このモジュールのSPI信号線をADCと接続することで、PCからのADCレジスタコントロールも可能にしている。

RING BUFFER module
開発したDigital boardは、ADCが常にデータ変換を行う。そのためFPGAが4000 sample/ch分だけ過去のデータをバッファし続けるためのモジュール。なおデータを貯めておくバッファ領域のうち、終端と先端が連結され、循環的に利用する事ができるリングバッファモジュールを構成した。(8bitのデータ幅、メモリ深さ4096のブロックメモリを64個使用して構成されている)

DATA FORMATTER module
RING BUFFER moduleから出力されるADCデータを、後の取扱いのしやすさなども考慮して、決められたフォーマットに変換するためのモジュール。
以下に出力されるデータのフォーマットを示す。
出力データフォーマット
 
 

 DAQ-Middlewareを利用したデータ収集用ソフトウェア

 データ収集用ソフトウェアの開発には、DAQ-Middlewareというフレームワークを利用する。DAQ-Middlewareはネットワーク分散環境でデータ収集用ソフトウェアを容易に構築するためのソフトウェア・フレームワークである。


 今回開発するDAQソフトウェアは10L小型液体アルゴンTPCでの宇宙線データ取得実験に向けたものであり、以下のような機能をもつ。  

  •  Digital boardからTPC通信にて転送されてくるバイナリデータの読み出し
  • 取得したデータのリアルタイムモニター
  • 取得したデータにトリガー時間情報を付加する
  • 取得したデータの保存(バイナリデータのまま)

 

以上のような仕様を実現するためにGatherer、Dispatcher、Monitor、Loggerの4つのDAQ-Componentを用意した。

開発した読み出し回路、FPGAファームウェア、データ収集用ソフトウェアを使用し、10L液体アルゴンTPCにて宇宙線を取得した際のリアルタイムモニターの図を以下に載せる。

 
 リアルタイムモニター
 リアルタイムモニター 

 

公開予定リソース
 

 Public

    Liq-Ar-TPC-RO-Digital-ver1の紹介用の簡単な資料
 

Member

   岩崎裕也の修了審査用のポートフォリオです。本プロジェクトについての一番詳しい資料となります。
   PDF
   PDF
   Liq-Ar-TPC-Digital基板用に開発したデジタル回路です。Vivadoのプロジェクトファイルなども含んでいます。 なおVerilog-HDLで書かれています。
   DAQ-Middlewareを利用し、Liq-Ar-TPC-ROボード用に開発したデータ取得用ソフトウェアです。
   Liq-Ar-TPC-RO-Digital-ver1を初めて動作確認する際に必要なファイルをまとめています。
 

Private

   Liq-Ar-TPC-RO-Analog-ver1 回路図、OrCAD DSNファイル、基板寸法図、部品リスト、他
   Liq-Ar-TPC-RO-Digital-ver1 回路図、OrCAD DSNファイル、基板寸法図、部品リスト、他
 
発表リスト
   2014年8月12日の修了審査会で岩崎裕也が発表した際の資料です。
   2013年12月7日8日にクロス・ウェーブ府中で開催された、ニュートリノフロンティア研究会で岩崎裕也が発表した際の資料です。
   2013年7月10日11日に核融合研で開催された計測システム研究会において岩崎裕也が発表した際の資料です。
 
論文リスト

 

 

関連リンク

   

プロジェクトメンバー

各プロジェクトのメンバー用ページを閲覧するためには、ログインとプロジェクトごとのアクセス権が必要です

ナビゲーション