現在位置: ホーム R&D Project MPPC-readout-SiTCP public

MPPC-readout-SiTCP

メンバー
  • 三輪浩司(代表:東北大)
  • 本多良太郎(東北大)
  • 吉村浩司(IPNS KEK)
  • 中村勇(IPNS KEK)
  • 齊藤正俊(IPNS KEK)
  • 内田智久(IPNS KEK)
  • 田中真伸(IPNS KEK)
  • 池野正弘(IPNS KEK)
概要

多チャンネルMPPCの制御と読み出しをTCP/Ethernetを介して行えるようなエレキの開発を行う。
クロック同期で動作するような特定実験の専用エレキではなく、簡単に様々場面で利用できるような汎用エレキを目指す。
そのために通信規格として普遍性の非常に高いTCP/Ethernetを採用し、その制御をSiTCPを用いて行う。

機能・特徴

32チャンネルのMPPCの同時駆動。
検出器へのバイアス供給と各チャンネル毎個別のバイアス調整機能を有する。
High gainとLow gain二つの系統を有し、160fCから320pCまでダイナミックレンジを有する。
アンプ、シェーパー、ディスクリミネータをワンチップに内蔵し、そのGainやシェーピング時定数、VThなどをSlow controlで変更する機能を有する。
ボード上のADCを用いて電荷情報が取得でき、ボード上のFPGA内部にMHTDCを実装する事で、時間情報を1nsの精度で測る事ができる。
また各チャンネルのDiscri outはそのままLVDS出力され外部TDCに接続することが出来る。
これらの制御を全てSiTCPを介して行え、Linux上のソフトウェア(C/C++)から集中制御できる。

公開リソース

読み出しボード本体 (GN-1101-1 ※要EASIROC及びSOY (100 Mbps))

GN-1101-1とGN-1101-2に機能的な違いは有りません。GN-1101-2は基盤パターンを若干修正したバージョンになります。

  • 仕様書(マニュアル) pdf
  • 回路図 pdf
  • 基板レイアウト pdf
  • ASIC制御用のFPGAファームウェア v7.3.1 (ISE-14.2 E10_v5 GN-1101-1用)
  • FPGAファームウェアmcsファイル v7.3.1 (E10_v5 GN-1101-1用)
  • ASIC制御用のFPGAファームウェア v7.3.1 (ISE-14.2 E10_v5_mod GN-1101-2用)
  • FPGAファームウェアmcsファイル v7.3.1 (E10_v5_mode GN-1101-2 用)
  • FPGA制御用のソフトウェア(C/C++) v3.0 (firmware v7.0 以降に対応)
  • ISE コンパイルサマリー htm
  • ISEコンパイルセッティング htm
  • 基盤レイアウト修正歴 pdf1, pdf2
  • 実装されているパーツの仕様書 zip

※公開レベルがOpen-Itメンバーまでなので、Open-It以外でEASIROCボードを使っているユーザーの方はKEK 吉村まで連絡をお願いします。

図・写真等

dc_spiroc_a

関連リンク

東北大学ストレンジネス核物理グループ

Omega LAL/IN2P3 (EASIROC開発元)

発表論文リスト

学会等

  • 第3回次世代光センサーに関するワークショップ 2010年12月17-18日 名古屋大学
  • 6th International Conference on New Developments In Photodetection (NDIP 2011),  2011.07.4th - 8th, Lyon France.
  • 日本物理学会第67回年次大会 2012年3月24-27日 関西学院大学
  • International Workshop on New Photon-Detectors (PhotoDet 2012) June13-15th, 2012, Orsay France.
プロジェクトメンバー

各プロジェクトのメンバー用ページを閲覧するためには、ログインとプロジェクトごとのアクセス権が必要です

ナビゲーション