現在位置: ホーム R&D Project QUIET-ADC public

QUIET-ADC

メンバー
  • 羽澄昌史 (代表:IPNS KEK)
  • 田島治 (IPNS KEK)
  • 石徹白晃治 (IPNS KEK)
  • 池野正弘 (IPNS KEK)
  • 内田智久 (IPNS KEK)
概要

CMB偏光観測実験QUIETでは偏光検出器の数を16倍に増やしたPhase-IIを計画している。Phase-IIでは検出器数が現在の16倍になり、スケーラブルなADCシステムが求められる。しかし、現状のADCシステムは小規模実験志向のDAQマスターを兼ねたものとして開発されたために、多機能ではあるがスケーラビリティに乏しい。
本プロジェクトではQUIET Phase-IIへ向けて、スケーラビリティを考慮したADCシステムの開発を行ったものである (2012年3月終了)。

機能・特徴

全体的な機能の概要

ADCボード
VEM6Uサイズの高密度 (64ch/ボード)、高分解能 (18bit)、高速(800KS/s)なADCボードである。また、データ通信用にEhternetポートを持ちSiTCPでTCP/UDPを実現する。本ボードのFPGAはCMB偏光観測実験用の新しい信号復調方式の実装する。

クロックボード
19インチ2Uサイズのケースに収納されたクロックボード。本ボードはGPSから1pps及び10MHz基準周波数信号をLVDSレベルで受け取り、LVDSレベルで16個のADCボード、アナログコントロールモジュールとテレスコープマウントコントロールモジュールに必要なクロック信号(合計147信号)を供給する。ここでいうクロック信号には変調、復調で用いる搬送波も含んでいる。さらに、データ通信用にEhternetポートを持ちSiTCPでTCP/UDPを実現する。我々は本ボードを2つを組み合わせてADCシステムのみならず、DAQ全体のクロックマスターとして利用する。

公開リソース
  • ADCボード
    • 回路図
    • FPGA firmware (VHDL)
  • Clockボード
    • 回路図 (OrCADファイル)
    • FPGA firmware (VHDL)
メンバーページでOpneItメンバーに公開中
図・写真等

quiet_adc.001.jpg

関連リンク
発表論文リスト
  1. Koji Ishidoshiro, Nagai Makoto et al., 'Readout system with on-board demodulation for CMB polarization experiments using coherent polarimeter arrays', IEEE Transactions on Nuclear Science, 59, 647-655, 2012 (arXiv:1112.0644)
  2. Nagai Makoto, Koji Ishidoshiro et al., 'Ethernet-based DAQ system for QUIET-II Detectors', J. Low Temp. Phys., 167, 689-694 (2012)
  3. Koji Ishidoshiro et al., 'Note: Innovative demodulation scheme for coherent detectors in cosmic microwave background experiments', Rev. Sci. Instrum. 83, 056104, 2012 (arXiv:1203.2407)
プロジェクトメンバー

各プロジェクトのメンバー用ページを閲覧するためには、ログインとプロジェクトごとのアクセス権が必要です

ナビゲーション