ROESTI (Straw-DAQ)

メンバー

三原　智（代表：IPNS,KEK）
岡本　慧太（大阪大学）
山口　博史（九州大学）
久野　良孝（大阪大学)
青木　正治（大阪大学）
東城　順治（九州大学）
上野　一樹（IPNS, KEK）
林　達也（大阪大学）
田中　真伸（IPNS, KEK）
池野　正弘（IPNS, KEK）
内田　智久（IPNS, KEK）

概要

私たちの実験グループではレプトンフレーバーの破れを引き起こしているµ-e転換現象を探索するために、COMET実験を計画しています。

COMET_Layout 　　　　 Detector_Section
　　　　　　　　　　　　　　　COMET実験装置レイアウト図　　　　　　　　　　　　　　　　　　　　　　　　　　　　　　　　　　　　　　　　　　　　　左図のDetector Section

µ-e転換現象

　µ-e転換現象はレプトンフレーバーの破れを引き起こしている現象です（µ^- + N → e^- + N）。µ-e転換現象は標準理論では分岐比が10^-54未満と予測されており、実験で観測するには不可能な値となっています。
しかしながら、標準理論を超えた理論ではそれぞれの理論にもよりますが分岐比が10^-16以下と予測されていて観測が可能であるといわれています。そのためµ-e転換現象の発見は新しい物理への
足掛かりになると期待されています。

COMET実験概要

　本実験ではµ-e転換現象由来の電子（エネルギー：105MeV）を検出することが目的ですが、分岐比が上がったとはいえµ-e転換現象自体は稀な事象です。
そのためさまざまな工夫がなされています。以下は主なものです。

大強度パルス化ビーム
磁場中実験（輸送ソレノイドなど）
真空中実験
運動量分解能（1MeV/c@105MeV/c）

これらの工夫によって、背景事象を減らしながら目的の電子に対するアクセプタンスを低減させることなく測定を行うことが出来ます。

COMET実験検出器（Detector Sectionの最下流、Tracker, Calorimeter ）
　本実験では1MeV/cという運動量分解能を達成する必要があります。また真空中、磁場中での実験ですのでそのような環境にも耐えることのできる検出器が必要となります。
以上のような要求を満たす検出器として実験グループではストローガスチェンバーという飛跡検出器（Tracker）を採用しました。ストローガスチェンバーでは、磁場中をらせん運動しながら検出器へ到達する電子の位置を測定し、
飛跡を解析で再構成して運動量を計算します。このチェンバーは直径9mmの円筒状で真空中での動作も期待されます。（2012/10/10現在、本グループでのテストは行われていません。直径5mmのチェンバーでは真空中での動作が確認されています）
また、イベントトリガーとしてストローガスチェンバーの下流にカロリメータ（Calorimeter）も配置してあります。

ストローガスチェンバー読み出し回路
　1MeV/cという運動量分解能を達成するためにストローガスチェンバーには~700µmの位置分解能が必要となります。ガスのドリフトタイムを考慮すると時間分解能としては10ns程度となります。
しかしながら検出器からの信号の立ち上がり時間が10ns程度であったり、検出器自体の位置分解能を読み出し回路の時間分解能で制限しないようにするために、読み出し回路には1～2nsの時間分解能が要求されています。
また105MeV/cの運動量を持つ電子が測定された際に、例えばパイルアップが起きていないか等を確認するために波形がサンプリングできる必要もあります。

以上の読み出し回路への要求を満たす回路として現在、ROESTI（Read-Out Electronics for Straw Tube Instrument）と呼ばれる回路の製作を行っています。

機能・特徴

動作概要

　ROESTIは、一枚の基板の中に

Front-end （アンプ）
Waveform Digitizer （波形サンプリング）
Ether Net （ギガビットイーサ）

といった機能が含まれています。

　検出器からの信号はまずFront-EndでI-V変換、波形形成されます。変換された信号はアナログメモリで波形サンプリングされます。トリガーが外部からくるとアナログメモリは波形サンプリングを止めて、
止めた時点で記録してある波形の各点の電荷（電圧）を出力し始めます。アナログメモリからの電荷はADCでデジタル化されFPGA、SFPを介してPCへ送られます。

PCB説明

PCBブロック図（プロトタイプVer2）

PCB_Block
主なIC等を載せています。プロトタイプVer1ではSFPの代わりにRJ-45のコネクターが実装されています。

PCBブロック図説明

ストローチェンバーI/F
COMET実験の検出器であるストローガスチェンバーを接続します。コネクターはヒロセ製のFX2-CA2-40Sを使用しています。
ASD（JRK B ASD COMS）
アンプ（I-V変換、波形形成）としてBelleⅡ実験のドリフトチェンバー用に開発されたASICを使用しています。
ゲインは1V/1pC（データシートより）。チャンネル数は8ch/1chip。
アナログ信号のほかにデジタル信号としてディスクリ出力がありFPGAに接続されています。ディスクリのしきい値はDACを介して設定が可能です。
アナログメモリ（DRS4）
波形をサンプリングするためのアナログメモリです。ASDからのアナログ出力が接続されています。
本ボードではPSIにて開発されたDRS4というASICを使用しています。
DRS4はチャンネル毎にスイッチドキャパシタが1024個並列接続されていて、サンプリング周波数でキャパシタが切り替わることで波形をサンプリングします。
1024個目のキャパシタに到達したら1番目のキャパシタに戻ってサンプリングを続けるため、バッファサイズは 1024×サンプリング周波数秒です。
サンプリングの速度は可変で700MSPS~5GSPSまで可能です。チャンネル数は8ch/1chip。
ADC（AD9637）
DRS4で記録した波形を各キャパシタごとにデジタル化してFPGAへ送ります。スピードは~40MSPS。チャンネル数は8ch/1chip。
FPGA（Spatan-6）
ボードのコントロールや波形データの転送などを行います。
FPGAはXilinx製のSpartan-6シリーズを使用しています。
・Ver1 ： XC6SLX100
・Ver2 ： XC6SLX150T
SFP（74441-0001）
PC接続や他ボードとの接続を光ケーブルで行うためにVer2ではSFPコネクタを2つ実装しています。Ver1ではRJ-45コネクタを1つ実装しています。
NIM入力
NIM入力はASDに接続しているものとFPGAに接続されているものがあります。
・ASDに接続されているものはASDのテスト用のピンに接続されていて、電荷を与えることでASDの出力を確認することが出来ます。
・FPGAに接続されているものは2つあり、現在のファームウェアではトリガー用として用いています。
NIMコネクタはMCXを使用しています。（プロトタイプVer1ではLEMO）

検出器からのデータの流れはブロック図の左から順に右へ流れていきます。（検出器 ⇒ I/F ⇒ ASD ⇒ DRS4 ⇒ ADC ⇒ FPGA ⇒ SFP ⇒ PC or 他ボード）

ボードチェーン接続
プロトタイプVer2ではSFPコネクタが2つ実装されています。これはボード同士を光ケーブルでチェーン状に接続して最終的に複数枚のボードを1つのポートで読み出せるように
するためです。以下にチェーン接続イメージを示します。
Board-Chain
現在（2012/10/09）ボードを製作中ですので、今後テストを行う予定です。

chain-picture
ボード完成しました。上の写真は実際の接続様子です。

FPGAファームウェア

FPGAファームウェアブロック図（プロトタイプVer2）
FPGA-Block
主なブロックを記載しています。プロトタイプVer1ではRJ-45が1つなのでSFP I/F,packet inseter,Event BuilderはなくSiTCPから直接ボードのPHYデバイスに接続されます。

FPGAファームウェアブロック図説明

SFP I/F
SFPコネクタとのインタフェース。ISEのCore Generatorで作成したExample Designを利用して製作してあります。
SFP I/Fからの信号はpacket inserterを介してSiTCPと送受信します。
packet inserter
SFP I/FとSiTCP間のRX信号、TX信号をもう一方のSFP I/F－SiTCP間のRX、TX信号に挿入する。挿入されるパケットタイプはTCP以外です。
詳しくはこちらを参考にしてください。
SiTCP
KEKの内田さんが製作したFPGA－イーサネット接続インタフェースです。
本ボードのファームウェアではTCPは波形データ通信用として利用していて、UDPはASDのしきい値設定やFPGA Auto Configurationなどを行えるようにしています。
SPI PROM I/F
FPGAのコンフィギュレーションファイル（MCSファイル）を記録するSPI PROMにアクセスするインタフェースです。一番最初はダウンロードケーブルを介してMCSファイルをPROMに書き込みますが、
2回目からはSiTCPのRBCP（UDP）を介してMCSファイルを書き込むことが出来ます。Spartan3A starter kit,Spartan6 SP605でのテストは行っていますが、現在（2012/10/09）ボードが未完成のため、
本ボードでのテストは行えていません。ボードが完成次第テストを行う予定です。大本はKEKの内田さんが作成したverilogファイルです。
その他にRBCPを介してASDのしきい値設定や制御回路のスタート等も行うことが出来ます。
・2013/1/29　ファイルを公開しました。ページはこちらです。
user FPGA start/init
RBCPを介して制御回路のスタートや初期化信号を送ることが出来ます。
DAC Control
ASDのしきい値用DACとDRS4の電圧設定用DACの制御回路です。user FPGA start/initからのパルス信号でDACにシリアルデータを送り出します。
DRS Control
DRSの制御回路です。user FPGA start/initからのパルス信号でDRS4の初期化を行います。ASD（Trig） I/Fから信号が来るとDRS4のサンプリングを止めADCへキャパシタに記録された電荷を出力します。
ASD(Trig) I/F
ASDからのディスクリ信号やNIMからのトリガー信号のインタフェースです。ディスクリ信号は読み出すチャンネルの選択に用いられます。トリガーが来ると読み出しを開始するために、DRS Control回路に信号を送ります。
現在(Rev08,09)のファームウェアではCOMET実験のビームタイミングに合わせてトリガーインタフェースを作成してあります。
ver2のファームウェアではセルフトリガーや外部トリガーを実装しています。またトリガー用回路を製作予定のため、上記のインターフェースは利用せずとも使用できます。（2013/1/29 追記）
ADC I/F
ADCからのシリアルデータをパラレルデータに変換します。XilinxのFPGAに搭載されているISERDESと呼ばれる高速DDRインタフェースを利用しています。ISERDESはCore Generatorで作成できます。
ADC Data Control
変換されたパラレルデータをFPGA内のFIFOに記録してSiTCPへ送信します。記録するタイミングはDRS Controlからの信号で決定します。読み出しモードとしては全チャンネル読み出し、ヒットチャンネル読み出しがあり
RBCPを介して設定できます。
Event Builder
ADC Data Controlからの波形データとSiTCPを介して隣のボードから送られてきた波形データを交互に送るようにします。同イベント内において、まずADC Data Controlからの波形データをSiTCPへ送信します。
送り終わった後はもう一方のSiTCPからの波形データを送信します。同イベント内の一番端の波形データを送り終えたら、次のイベントのADC Data Controlからの波形データを送ります。以下同様に繰り返し波形データを
交互に送信します。

上記以外にもベースラインデータ取得のためのランダムクロック生成回路などがあります。

リソース

プロトタイプVer1ファームウェア

プロトタイプVer1_rev08　：　セルフトリガー　（2012/10/9公開）
プロトタイプVer1_rev09　：　外部トリガー（COMET実験用に合わせてあります）　（2012/10/9公開）
上2つの中身はソースコードやプロジェクトファイル（ISE12.4）となっています。

プロトタイプVer2ファームウェア

プロトタイプVer2_Rev11　（2013/1/29公開）
プロジェクトファイルはISE14.4

プロトタイプVer2 簡易マニュアル　（2013/3/21公開）

修士論文

岡本（2014年度卒、2015/3/30公開）
林　（2012年度卒、2013/3/21公開）

回路図

プロトタイプVer2 回路図　（2013/3/21公開）

ソフトウェア

プロトタイプVer2用　DAQ関連プログラム　（2013/3/21公開）

図・写真等

プロトタイプVer1

ROESTIプロトタイプVer2
プロトタイプVer2